-
公开(公告)号：CN111128855A
公开(公告)日：2020-05-08
申请号：CN201910661420.7
申请日：2019-07-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及具有自对准通孔的半导体器件。一种形成半导体器件的方法，包括：在衬底上方形成导电线；在导电线上方形成蚀刻停止层(ESL)，ESL沿着导电线的上表面并且沿着与导电线相邻的第一电介质层的上表面连续延伸，其中，ESL的第一下表面与导电线的上表面接触，ESL的第二下表面与第一电介质层的上表面接触，第一下表面与第二下表面相比更靠近衬底；在ESL上方形成第二电介质层；在第二电介质层中形成开口，该开口暴露ESL的第一部分；移除ESL的第一部分以暴露导电线；以及用导电材料来填充开口以形成通孔。
-
公开(公告)号：CN111128855B
公开(公告)日：2023-02-28
申请号：CN201910661420.7
申请日：2019-07-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及具有自对准通孔的半导体器件。一种形成半导体器件的方法，包括：在衬底上方形成导电线；在导电线上方形成蚀刻停止层(ESL)，ESL沿着导电线的上表面并且沿着与导电线相邻的第一电介质层的上表面连续延伸，其中，ESL的第一下表面与导电线的上表面接触，ESL的第二下表面与第一电介质层的上表面接触，第一下表面与第二下表面相比更靠近衬底；在ESL上方形成第二电介质层；在第二电介质层中形成开口，该开口暴露ESL的第一部分；移除ESL的第一部分以暴露导电线；以及用导电材料来填充开口以形成通孔。
-
公开(公告)号：CN107919319B
公开(公告)日：2022-01-11
申请号：CN201710574988.6
申请日：2017-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开实施例提供内连线结构的制造方法，包含形成第一介电层，及在第一介电层中形成开口。此方法也包含对邻近开口的第一介电层施加气体，在对邻近开口的第一介电层施加气体之后，此开口的底面已经平坦化。此方法也包含通过开口蚀刻第一介电层，以暴露出第一介电层底下的第一接触，以及在开口中形成导线。
-
公开(公告)号：CN113314500A
公开(公告)日：2021-08-27
申请号：CN202110436335.8
申请日：2021-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本公开涉及一种半导体结构与其制作方法。半导体内连线结构包括导电线路电性耦接至主动半导体装置，第一蚀刻停止层形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层形成于第一介电层上；第二介电层形成于第二蚀刻停止层上；以及内连线结构电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。
-
公开(公告)号：CN110299291A
公开(公告)日：2019-10-01
申请号：CN201810811413.6
申请日：2018-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60
Abstract: 此处公开制作集成电路装置的方法的例子。在一实施例中，接收集成电路工件，其包括导电内连线结构。形成第一层间介电层于导电内连线结构上，并形成第二层间介电层于第一层间介电层上。形成硬遮罩于第二层间介电层上。蚀刻通孔凹陷穿过第一层间介电层、第二层间介电层、与硬遮罩，以露出导电内连线结构。蚀刻包含提供钝化剂以与遮罩的材料反应以降低对蚀刻所采用的蚀刻剂的敏感度。
-
Patent Agency Ranking
公开(公告)号：CN109326554A
公开(公告)日：2019-02-12
申请号：CN201711239729.4
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本公开提供一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积第一介电层于上述第一导线上、沉积第二介电层于上述第一介电层上。上述第二介电层包括不同于上述第一介电层的介电材料。上述方法也包括于第一介电层以及第二介电层中图案化出导孔开口，其中使用第一蚀刻工艺参数图案化第一介电层以及使用上述第一蚀刻工艺参数图案化第二介电层。上述方法也包括于第二介电层中图案化出沟槽开口。上述方法也包括于上述导孔开口的底部上、沿着上述导孔开口的侧壁、于上述沟槽开口的底部上以及沿着上述沟槽开口的侧壁沉积扩散阻挡层以及使用导电材料填充上述导孔开口以及上述沟槽开口。
-
公开(公告)号：CN107919319A
公开(公告)日：2018-04-17
申请号：CN201710574988.6
申请日：2017-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76813 , H01L21/31105 , H01L21/31116 , H01L21/31144 , H01L21/76804 , H01L21/76819 , H01L21/76826 , H01L21/76843 , H01L21/76877 , H01L2221/1047 , H01L21/76802 , H01L21/76814
Abstract: 本公开实施例提供内连线结构的制造方法，包含形成第一介电层，及在第一介电层中形成开口。此方法也包含对邻近开口的第一介电层施加气体，在对邻近开口的第一介电层施加气体之后，此开口的底面已经平坦化。此方法也包含通过开口蚀刻第一介电层，以暴露出第一介电层底下的第一接触，以及在开口中形成导线。
-
公开(公告)号：CN113314500B
公开(公告)日：2025-05-16
申请号：CN202110436335.8
申请日：2021-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本公开涉及一种半导体结构与其制作方法。半导体内连线结构包括导电线路电性耦接至主动半导体装置，第一蚀刻停止层形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层形成于第一介电层上；第二介电层形成于第二蚀刻停止层上；以及内连线结构电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。
-
公开(公告)号：CN115763374A
公开(公告)日：2023-03-07
申请号：CN202210669456.1
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明的实施例提供了晶体管结构及其形成方法。该方法包括：形成包括源极/漏极区和栅电极的晶体管；形成位于源极/漏极区上方并且电连接到源极/漏极区的源极/漏极接触插塞；在源极/漏极接触插塞上方形成第一层间电介质；在第一层间电介质上方形成蚀刻停止层；蚀刻蚀刻停止层以形成第一通孔开口；在第一层间电介质上方形成第二层间电介质；执行刻蚀工艺，使得第二层间电介质被刻蚀以形成沟槽，并且刻蚀停止层中的第一通孔开口延伸到第一层间电介质中以露出源极/漏极接触插塞；以及在共同的工艺中填充沟槽和第一通孔开口以分别形成金属线和通孔。
-
公开(公告)号：CN115050624A
公开(公告)日：2022-09-13
申请号：CN202210325946.X
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01J37/32 , H01L21/683
Abstract: 在此揭露制造半导体装置的方法与半导体制造工具。一些方法包含提供静电吸盘，并相邻于静电吸盘放置边缘环。此静电吸盘包含第一电极，以在静电吸盘上的第一距离产生鞘。边缘环包含线圈与第二电极，以产生电场控制，而维持在边缘环上的部分鞘与静电吸盘上的部分鞘是共平面方向。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
