公开(公告)号：CN107316840B

公开(公告)日：2020-08-28

申请号：CN201710173055.6

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈如曦 ,  何承颖 ,  庄俊杰 ,  陈升照 ,  周世培 ,  沈卉纹 ,  杨敦年 ,  王俊智 ,  洪丰基 ,  丁世汎

IPC: H01L21/98 ,  H01L25/065

Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。

公开(公告)号：CN107316840A

公开(公告)日：2017-11-03

申请号：CN201710173055.6

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈如曦 ,  何承颖 ,  庄俊杰 ,  陈升照 ,  周世培 ,  沈卉纹 ,  杨敦年 ,  王俊智 ,  洪丰基 ,  丁世汎

IPC: H01L21/98 ,  H01L25/065

Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约 的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。

公开(公告)号：CN116564983A

公开(公告)日：2023-08-08

申请号：CN202310231796.0

申请日：2023-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  王文德 ,  周耕宇 ,  许凯钧 ,  许慈轩 ,  刘人诚

IPC: H01L27/146

Abstract: 本发明的各个实施例针对具有设置在半导体衬底内的光电探测器的图像传感器。介电结构设置在半导体衬底的第一侧上。隔离结构从介电结构延伸到半导体衬底的第一侧中。隔离结构横向地环绕光电探测器并且包括设置在半导体衬底的第一侧之上并且直接接触介电结构的侧壁的上部部分。隔离结构包括不同于介电结构的第二材料的第一材料。本发明的实施例还提供了形成图像传感器的方法。

公开(公告)号：CN107026184A

公开(公告)日：2017-08-08

申请号：CN201710061474.0

申请日：2017-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  卢彦池 ,  洪丰基 ,  王俊智 ,  杨敦年

IPC: H01L27/146 ,  H01L23/552

Abstract: 在本公开的某些实施例中，涉及集成晶片结构，其具有导体遮蔽结构的配置，以避免第一裸晶中的装置制造的辐射影响第二裸晶中的影像感应元件。导体接合结构具有附有一个或多个半导体装置的第一集成晶片裸晶以及附有影像感应元件阵列的第二集成晶片裸晶。混合接合界面区排列于第一集成晶片裸晶与第二集成晶片裸晶之间。导体接合结构排列于混合接合界面区之中，且配置为将第一集成晶片裸晶电性连接于第二集成晶片裸晶。导体遮蔽结构排列于混合接合界面区之中，且在一个或多个半导体装置与影像感应元件阵列之间横向延伸。

公开(公告)号：CN105321903B

公开(公告)日：2018-12-14

申请号：CN201410844501.8

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  林政贤 ,  许文义 ,  洪丰基 ,  杨敦年 ,  蔡映麟

IPC: H01L23/48 ,  H01L25/065 ,  H01L21/768

Abstract: 本发明提供了一种集成电路结构，其包括第一和第二半导体芯片。第一半导体芯片包括第一衬底和位于第一衬底下面的多个第一介电层。第二半导体芯片包括第二衬底和位于第二衬底上方的多个第二介电层，其中多个第一介电层和多个第二介电层彼此接合。金属焊盘位于多个第二介电层中。重分布线位于第一衬底的上方。导电插塞电连接至重分布线。导电插塞包括从第一衬底的顶面延伸至第一衬底的底面的第一部分和从第一衬底的底面延伸至金属焊盘的第二部分。第二部分的底面接触金属焊盘的顶面。本发明涉及具有重分布线的堆叠集成电路。

公开(公告)号：CN104779243B

公开(公告)日：2018-02-23

申请号：CN201410253422.X

申请日：2014-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  陈保同 ,  王文德 ,  刘人诚 ,  杨敦年

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L27/14634 ,  H01L23/585 ,  H01L27/14636 ,  H01L27/1469 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是3DIC密封环结构及其形成方法，本发明提供了一种半导体器件，包括第一半导体芯片，第一半导体芯片包括第一衬底、多个第一介电层以及多条导线，并且多条导线形成在第一衬底上方的第一介电层中。半导体器件还包括第二半导体芯片，第二半导体芯片的表面接合至第一半导体芯片的第一表面，第二半导体芯片包括第二衬底、多个第二介电层以及多条第二导线，并且多条第二导线形成在第二衬底上方的第二介电层中。半导体器件还包括从第一半导体芯片延伸至多条第二导线中的一条的第一导电部件，以及从第一半导体芯片延伸至第二半导体芯片的第一密封环结构。本发明还提供了形成半导体器件的方法。

公开(公告)号：CN104752382B

公开(公告)日：2018-01-26

申请号：CN201410848093.3

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  王文德 ,  刘人诚 ,  杨敦年

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L25/50 ,  H01L21/2855 ,  H01L21/2885 ,  H01L21/76251 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2224/08145 ,  H01L2224/24145 ,  H01L2224/245 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82106 ,  H01L2224/83894 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06565 ,  H05K3/467 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/01028 ,  H01L2924/01074 ,  H01L2924/01013 ,  H01L2924/01046 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

Abstract: 本发明提供了一种半导体器件及其制造方法。一种半导体器件包括第一半导体芯片、第二半导体芯片、导电材料和介电层，第一半导体芯片包括第一金属结构、顶面和底面；第二半导体芯片包括第二金属结构，其中，第二半导体芯片与第一半导体芯片在底面上相接合；导电材料连接第一金属结构和第二金属结构，其中，导电材料的一部分位于第一半导体芯片和第二半导体芯片的内部；介电层围绕导电材料的该一部分设置。

公开(公告)号：CN102790059B

公开(公告)日：2016-05-25

申请号：CN201210008175.8

申请日：2012-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡双吉 ,  杨敦年 ,  刘人诚 ,  王文德 ,  林政贤 ,  何承颖

IPC: H01L27/146 ,  H01L29/40

CPC classification number: H01L31/02005 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14687 ,  H01L27/14698 ,  H01L31/02327 ,  H01L2224/0345 ,  H01L2224/03831 ,  H01L2224/0391 ,  H01L2224/04042 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2924/00014 ,  H01L2924/01327 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/01029 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 一种半导体器件，包括：器件衬底，具有对应于半导体器件的正面和半导体器件的背面的正面和背面；金属部件，形成在器件衬底的正面上；接合焊盘，被设置在半导体器件的背面上，并且与金属部件电连通；以及屏蔽结构，被设置在器件衬底的背面上，其中，屏蔽结构和接合焊盘具有彼此不同的厚度。本发明还提供了具有接合焊盘和屏蔽结构的半导体器件及其制造方法。

公开(公告)号：CN105321903A

公开(公告)日：2016-02-10

申请号：CN201410844501.8

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  林政贤 ,  许文义 ,  洪丰基 ,  杨敦年 ,  蔡映麟

IPC: H01L23/48 ,  H01L25/065 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/7681 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L24/02 ,  H01L24/04 ,  H01L24/24 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/91 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/02377 ,  H01L2224/02381 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/2405 ,  H01L2224/24146 ,  H01L2224/24147 ,  H01L2224/32146 ,  H01L2224/451 ,  H01L2224/48463 ,  H01L2224/73227 ,  H01L2224/80896 ,  H01L2224/82031 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/0651 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2224/8203 ,  H01L2224/821

Abstract: 本发明提供了一种集成电路结构，其包括第一和第二半导体芯片。第一半导体芯片包括第一衬底和位于第一衬底下面的多个第一介电层。第二半导体芯片包括第二衬底和位于第二衬底上方的多个第二介电层，其中多个第一介电层和多个第二介电层彼此接合。金属焊盘位于多个第二介电层中。重分布线位于第一衬底的上方。导电插塞电连接至重分布线。导电插塞包括从第一衬底的顶面延伸至第一衬底的底面的第一部分和从第一衬底的底面延伸至金属焊盘的第二部分。第二部分的底面接触金属焊盘的顶面。本发明涉及具有重分布线的堆叠集成电路。

公开(公告)号：CN104752382A

公开(公告)日：2015-07-01

申请号：CN201410848093.3

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  王文德 ,  刘人诚 ,  杨敦年

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L25/50 ,  H01L21/2855 ,  H01L21/2885 ,  H01L21/76251 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2224/08145 ,  H01L2224/24145 ,  H01L2224/245 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82106 ,  H01L2224/83894 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06565 ,  H05K3/467 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/01028 ,  H01L2924/01074 ,  H01L2924/01013 ,  H01L2924/01046 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

Abstract: 本发明提供了一种半导体器件及其制造方法。一种半导体器件包括第一半导体芯片、第二半导体芯片、导电材料和介电层，第一半导体芯片包括第一金属结构、顶面和底面；第二半导体芯片包括第二金属结构，其中，第二半导体芯片与第一半导体芯片在底面上相接合；导电材料连接第一金属结构和第二金属结构，其中，导电材料的一部分位于第一半导体芯片和第二半导体芯片的内部；介电层围绕导电材料的该一部分设置。