公开(公告)号：CN107316840B

公开(公告)日：2020-08-28

申请号：CN201710173055.6

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈如曦 ,  何承颖 ,  庄俊杰 ,  陈升照 ,  周世培 ,  沈卉纹 ,  杨敦年 ,  王俊智 ,  洪丰基 ,  丁世汎

IPC: H01L21/98 ,  H01L25/065

Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。

公开(公告)号：CN107316840A

公开(公告)日：2017-11-03

申请号：CN201710173055.6

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈如曦 ,  何承颖 ,  庄俊杰 ,  陈升照 ,  周世培 ,  沈卉纹 ,  杨敦年 ,  王俊智 ,  洪丰基 ,  丁世汎

IPC: H01L21/98 ,  H01L25/065

Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约 的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。