-
公开(公告)号:CN107316840B
公开(公告)日:2020-08-28
申请号:CN201710173055.6
申请日:2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/98 , H01L25/065
Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40%至约90%。高虚设金属表面覆盖结合使用插槽传导垫,允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异,对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准,而后施加热与压力而混合接合;电介质至电介质,RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE,以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
-
公开(公告)号:CN107316840A
公开(公告)日:2017-11-03
申请号:CN201710173055.6
申请日:2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/98 , H01L25/065
Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40%至约90%。高虚设金属表面覆盖结合使用插槽传导垫,允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异,对应于小于约 的阶梯高度差异。平面化的第一与第二晶片对准,而后施加热与压力而混合接合;电介质至电介质,RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE,以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
-
公开(公告)号:CN106373940A
公开(公告)日:2017-02-01
申请号:CN201610512057.9
申请日:2016-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L25/0657 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/31111 , H01L21/3212 , H01L21/76807 , H01L21/7684 , H01L21/76843 , H01L21/76871 , H01L21/76877 , H01L21/76883 , H01L23/5226 , H01L23/528 , H01L23/53238 , H01L24/80 , H01L24/89 , H01L25/50 , H01L2224/05025 , H01L2224/05147 , H01L2224/08145 , H01L2224/215 , H01L2224/80895 , H01L2224/80896 , H01L2224/94 , H01L2225/06524 , H01L2924/01013 , H01L2924/01022 , H01L2924/01025 , H01L2924/01027 , H01L2924/01028 , H01L2924/0104 , H01L2924/01072 , H01L2224/80 , H01L23/522 , H01L21/76838
Abstract: 提供了使用基于铜合金的混合接合件的集成电路(IC)。该IC包括彼此垂直堆叠的一对半导体结构。该对半导体结构包括相应的介电层和布置在介电层中的相应的金属部件。金属部件包括具有铜和再生金属的铜合金。IC进一步包括布置在半导体结构之间的界面处的混合接合件。混合接合件包括将介电层接合在一起的第一接合件和将金属部件接合在一起的第二接合件。第二接合件包括布置在金属部件的铜晶粒之间且由再生金属填充的空隙。还提供了使用基于铜合金的混合接合件用于将一对半导体结构接合在一起的方法。本发明实施例涉及用于使产率改进的使用铜合金的混合接合件。
-
-