公开(公告)号：CN102637741B

公开(公告)日：2015-09-16

申请号：CN201210110878.1

申请日：2005-10-28

Applicant: 英特尔公司

Inventor： B·多伊尔 ,  S·达塔 ,  J·布拉斯克 ,  J·卡瓦利罗斯 ,  A·马朱姆达 ,  M·拉多萨夫耶维克 ,  R·仇

IPC: H01L29/78 ,  H01L29/08 ,  H01L27/088 ,  B82Y10/00 ,  B82Y30/00

CPC classification number: H01L29/0847 ,  B82Y10/00 ,  B82Y30/00 ,  H01L21/76 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/0895 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7834

Abstract: 本发明的名称为应用金属氧化物半导体工艺的共振隧穿器件，其中的一实施例涉及具有低截止漏电流的半导体器件的制造方法。第一器件的栅极结构形成在具有硬掩模的衬底层上。沟道在栅极结构下面形成并具有一定宽度用于支撑栅极结构。在衬底层上淀积一层氧化物或介电层。在氧化物层上淀积一层掺杂多晶硅层。在第一器件与相邻器件之间的掺杂多晶硅层上形成一凹陷结区。

公开(公告)号：CN104752307A

公开(公告)日：2015-07-01

申请号：CN201310727286.9

申请日：2013-12-25

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 赵猛

IPC: H01L21/762

CPC classification number: H01L21/76 ,  H01L21/311

Abstract: 本发明提供一种浅沟槽隔离结构的制造方法，提供半导体衬底，在所述半导体衬底上依次形成衬垫氧化物层和硬掩膜层；依次蚀刻所述硬掩膜层、所述衬垫氧化物层和所述半导体衬底，以形成第一浅沟槽；继续刻蚀所述第一浅沟槽的侧壁以及底部，以形成第二浅沟槽；刻蚀去除位于所述第二浅沟槽开口顶部附近的部分所述衬垫氧化物层；回刻蚀所述硬掩膜层，以露出位于所述第二浅沟槽开口顶部附近的所述半导体衬底表面；在所述第二浅沟槽的底部以及侧面、露出的所述半导体衬底表面上形成硅外延层，以形成第三浅沟槽。根据本发明，可以有效抑制半导体器件特征尺寸的不断缩减所引起的反转窄宽效应，提升浅沟槽隔离结构的隔离性能。

公开(公告)号：CN104465767A

公开(公告)日：2015-03-25

申请号：CN201410469693.9

申请日：2014-09-15

Applicant: 英飞凌科技股份有限公司

Inventor： A·梅瑟 ,  T·施勒塞尔 ,  T·迈尔

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/66704 ,  H01L21/28008 ,  H01L21/76 ,  H01L21/761 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66659 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7835 ,  H01L29/78 ,  H01L29/1033 ,  H01L29/66477

Abstract: 本发明公开了一种半导体器件、集成电路及半导体器件的制造方法。半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括源区、漏区、沟道区、漂移区以及邻近沟道区的至少两个侧的栅电极。沟道区和漂移区沿平行于第一主表面的第一方向被布置在源区和漏区之间。半导体器件进一步包括在栅电极之下并且与栅电极绝缘的导电层。

公开(公告)号：CN103137541B

公开(公告)日：2015-02-04

申请号：CN201110398277.0

申请日：2011-12-05

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈帆 ,  陈雄斌 ,  薛恺 ,  周克然 ,  潘嘉 ,  李昊 ,  王永成

IPC: H01L21/762

CPC classification number: H01L21/76 ,  H01L21/02238 ,  H01L21/76224 ,  H01L21/76283

Abstract: 本发明公开了一种具有内侧墙的浅槽填充方法，将形成内侧墙的材料由非掺杂的二氧化硅改为高n型掺杂的二氧化硅，从而在刻蚀形成内侧墙时，巧妙地利用了干法反刻对高n型掺杂的二氧化硅和非掺杂的二氧化硅具有较高选择比的特点，完整保留非掺杂的二氧化硅，从而在保护了硅材料不受损伤。又将首次形成衬垫氧化层的工艺由原有的热氧化生长工艺改为淀积工艺，而将再次形成的新的衬垫氧化层由淀积工艺改为热氧化工艺。由于硅材料并未受到任何损伤，因此热氧化生长的新的衬垫氧化层具有较高的质量，对湿法腐蚀工艺的承受能力较强。最终，在形成金属硅化物的步骤中，便降低结刺穿风险以及漏电水平。

公开(公告)号：CN103855171A

公开(公告)日：2014-06-11

申请号：CN201410073857.6

申请日：2014-02-28

Applicant: 京东方科技集团股份有限公司

Inventor： 谢明哲 ,  谢春燕 ,  刘陆

IPC: H01L27/12 ,  H01L27/32 ,  H01L21/683 ,  H01L21/78

CPC classification number: H01L51/0097 ,  G02F1/133305 ,  G02F1/133514 ,  G02F1/1368 ,  H01L21/76 ,  H01L21/78 ,  H01L27/12 ,  H01L27/1218 ,  H01L27/1262 ,  H01L27/32 ,  H01L27/3244 ,  H01L29/78603 ,  H01L51/5228 ,  H01L51/529 ,  H01L51/56 ,  H01L2227/323 ,  H01L2251/5338 ,  Y02E10/549

Abstract: 本发明实施例提供了一种柔性显示基板母板及柔性显示基板的制造方法，涉及显示技术领域，可在柔性基底和承载基板分离时，避免对位于柔性基底上的显示元件造成损坏，并避免分离不均的现象；该方法包括：在承载基板上形成加热用图案层，加热用图案层包括间隔排列的多个区域块；在形成有加热用图案层的基板上形成柔性基底，并在柔性基底上形成显示元件；其中，柔性基底的面积大于加热用图案层的面积；利用加热用图案层对柔性基底进行加热，并进行切割，将与区域块对应的承载基板和柔性基底剥离，形成柔性显示基板。用于在柔性基底和承载基板分离时，需要避免对位于柔性基底上的显示元件造成损坏，并避免分离不均的现象的柔性显示基板的制造。

公开(公告)号：CN103715211A

公开(公告)日：2014-04-09

申请号：CN201310119867.4

申请日：2013-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高敏峰 ,  杨敦年 ,  刘人诚 ,  许慈轩 ,  王文德 ,  许文义

IPC: H01L27/146 ,  H01L21/761

CPC classification number: H01L27/1463 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/76 ,  H01L21/76237 ,  H01L27/146 ,  H01L27/14643 ,  H01L27/14689 ,  H01L29/0649 ,  H01L29/4916 ,  H01L29/78

Abstract: 注入隔离器件及其方法。一种器件包括半导体衬底和从半导体衬底的顶面延伸到半导体衬底中且围绕有源区域的注入隔离区域。栅极电介质设置在半导体衬底的有源区域上方并且延伸到注入隔离区域上方。栅电极设置在栅极电介质上方，两个端部覆盖硬掩模位于注入隔离区域上方在栅极电介质和栅电极之间。两个端部覆盖硬掩模包含与被注入到有源区域中的掺杂物相同的掺杂物。

公开(公告)号：CN102709238B

公开(公告)日：2014-02-12

申请号：CN201210104072.1

申请日：2012-04-09

Applicant: 友达光电股份有限公司

Inventor： 辜慧玲 ,  陈佳榆 ,  钟宜臻 ,  陈宇宏 ,  周奇纬 ,  张凡伟 ,  吕学兴 ,  丁宏哲

IPC: H01L21/77 ,  H01L29/786

CPC classification number: H01L27/127 ,  H01L21/76 ,  H01L27/1225 ,  H01L27/1262 ,  H01L27/1288 ,  H01L29/6675

Abstract: 一种阵列基板的制作方法，包括下列步骤。于基板上依序形成第一导电层、栅极介电层、半导体层、蚀刻阻挡层与第一图案化光刻胶。进行第一蚀刻制程，将未被第一图案化光刻胶覆盖的蚀刻阻挡层与半导体层移除。进行第二蚀刻工艺，以形成图案化栅极介电层与图案化蚀刻阻挡层。将未被图案化栅极介电层覆盖之第一导电层移除，以形成栅极电极。将未被图案化蚀刻阻挡层覆盖的半导体层移除，以形成图案化半导体层，并部分暴露出图案化栅极介电层。

公开(公告)号：CN102376683A

公开(公告)日：2012-03-14

申请号：CN201110224828.1

申请日：2011-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政贤 ,  杨敦年 ,  刘人诚 ,  李新辉 ,  王文德 ,  蔡纾婷

IPC: H01L23/522 ,  H01L23/498 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/585 ,  H01L21/02697 ,  H01L21/30604 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/32051 ,  H01L21/6835 ,  H01L21/76 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/488 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L23/564 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L27/14618 ,  H01L27/14636 ,  H01L27/1464 ,  H01L2221/68304 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2224/02166 ,  H01L2224/03 ,  H01L2224/03002 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0361 ,  H01L2224/0362 ,  H01L2224/05025 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 方法包括提供具有密封圈区域和电路区域的基板，在密封圈区域上形成密封圈结构，在密封圈结构上形成第一前部钝化层，在第一前部钝化层中蚀刻邻近密封圈结构的外部的前部孔，在前部孔中形成前部金属焊盘以连接前部金属焊盘和密封圈结构的外部，在密封圈结构下形成第一背部钝化层，在第一背部钝化层中蚀刻邻近密封圈结构的外部的背部孔，和在背部孔中形成背部金属焊盘以连接背部金属焊盘和密封圈结构的外部。也提供了通过所述方法制造的半导体器件。

公开(公告)号：CN206059400U

公开(公告)日：2017-03-29

申请号：CN201621104084.4

申请日：2016-09-30

Applicant: 意法半导体股份有限公司

Inventor： M·萨姆比 ,  D·里帕莫蒂 ,  D·U·吉祖 ,  D·比恩齐

IPC: H01L29/872 ,  H02M3/158

CPC classification number: H01L29/861 ,  H01L21/76 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/8611

Abstract: 提出了一种二极管、控制级和输出级。该二极管包括由前表面限定的半导体主体，并且包括：具有第一导电类型的第一半导体区域，至少部分地面对前表面；以及具有第二导电类型的第二半导体区域，第二半导体区域至少部分地面对前表面并且以一定距离围绕第一半导体区域的至少一部分。该二极管进一步包括：沟槽，其从前表面开始在半导体主体中延伸，包围第二半导体区域的至少一部分；以及被布置在沟槽内的外侧绝缘区域，其通过电介质材料形成并且至少部分地接触第二半导体区域。

公开(公告)号：CN203690306U

公开(公告)日：2014-07-02

申请号：CN201320613433.5

申请日：2013-09-30

Applicant: 半导体元件工业有限责任公司

Inventor： P·莫恩斯 ,  A·维拉莫 ,  P·范米尔贝克 ,  J·罗伊格-吉塔特 ,  F·伯格曼

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L21/265 ,  H01L21/26586 ,  H01L21/76 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本实用新型涉及半导体器件及半导体器件结构。一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。在一个实施例中，提供具有从主表面延伸的局部化超结结构的半导体基板。然后在局部化超结结构附近形成掺杂区以在其特征在于产生电荷失衡。在一个实施例中，掺杂区可以是在局部化超结结构内形成的离子注入区域。在另一实施例中，掺杂区可以是邻接局部化超结结构的具有分级掺杂剂分布的外延层。电荷失衡可提高UIS性能等。根据本实用新型的方面的实施例，可以提供提高了UIS性能的超结半导体器件的结构。