公开(公告)号：CN1319170C

公开(公告)日：2007-05-30

申请号：CN200410070965.4

申请日：2004-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王松雄 ,  陈硕懋 ,  许恒铭 ,  管瑞丰 ,  赵治平 ,  林志贤

IPC: H01L27/00 ,  H01L29/00 ,  H01L21/02 ,  H01L21/82 ,  H01F17/00

CPC classification number: H01L23/5227 ,  H01F17/0013 ,  H01F2017/008 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭露一种具有高品质因子的电感及其制造方法。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且与内层电感层电性连接。还有，保护层设置于介电层表面，且具有一保护层开口，以露出顶部电感层。此外，焊接区电感层填满保护层开口，且与顶部电感层电性连接。将一部分电感制作于介电层内部，另一部分的电感于制作组件区的焊接区的同时以铜铝合金材质制作于保护层表面，如此一来，可以大幅增加介电层内的电感部分，又可降低阻值(Rs)。因此可增高品质因子，又可扩大其适用的频率范围。

公开(公告)号：CN1967846A

公开(公告)日：2007-05-23

申请号：CN200610136698.5

申请日：2006-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  赵治平 ,  张智胜

IPC: H01L27/082

CPC classification number: H01L29/0692 ,  H01L29/735

Abstract: 提供一种具有增进电流增益的横向双载子接面电晶体与其形成方法。该电晶体包含一在基板上形成属于第一导通类型的井区，至少一射极位于井区内，属于与第一导通类型相反的第二导通类型，其中至少一射极中的每一个系彼此连接；复数个集极，位于该井区内，属于第二导通类型其中复数个集极系彼此连接；以及复数个基极接点，位于井区内，属于第一导通类型，其中基极系彼此连接。最好让至少一射极的所有侧边与集极邻接，基极接点中无一与射极的侧边接触。邻近的射极、集极与基极接点系由井区中的间隔所隔开。

公开(公告)号：CN1624917A

公开(公告)日：2005-06-08

申请号：CN200410070965.4

申请日：2004-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王松雄 ,  陈硕懋 ,  许恒铭 ,  管瑞丰 ,  赵治平 ,  林志贤

IPC: H01L27/00 ,  H01L29/00 ,  H01L21/02 ,  H01L21/82 ,  H01F17/00

CPC classification number: H01L23/5227 ,  H01F17/0013 ,  H01F2017/008 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭露一种具有高品质因子的电感及其制造方法。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且与内层电感层电性连接。还有，保护层设置于介电层表面，且具有一保护层开口，以露出顶部电感层。此外，焊接区电感层填满保护层开口，且与顶部电感层电性连接。将一部分电感制作于介电层内部，另一部分的电感于制作组件区的焊接区的同时以铜铝合金材质制作于保护层表面，如此一来，可以大幅增加介电层内的电感部分，又可降低阻值(Rs)。因此可增高品质因子，又可扩大其适用的频率范围。

公开(公告)号：CN114284297A

公开(公告)日：2022-04-05

申请号：CN202110872160.5

申请日：2021-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈逸群 ,  刘冠良 ,  王嗣裕 ,  蔡嘉雄 ,  李汝谅 ,  赵治平 ,  亚历山大·卡尔尼斯基

IPC: H01L27/12 ,  H01L21/762

Abstract: 本发明涉及集成芯片。集成芯片包括布置在基底衬底的上表面上的多晶硅层。介电层布置在多晶硅层上方，并且有源半导体层布置在介电层上方。半导体材料垂直地布置在基底衬底的上表面上并且横向地位于有源半导体层旁边。本发明的实施例还涉及集成芯片的形成方法。

公开(公告)号：CN106601753B

公开(公告)日：2020-06-05

申请号：CN201610786074.1

申请日：2016-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑国裕 ,  赵治平 ,  蔡冠智 ,  陈世雄 ,  蔡维恭

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/683

Abstract: 本发明的一些实施例涉及一种半导体器件。半导体器件包括衬底，衬底包括设置在绝缘层上方的硅层。衬底包括晶体管器件区域和射频(RF)区域。互连结构设置在衬底上方并且包括设置在介电结构内的多个金属层。处理衬底设置在互连结构的上表面上方。捕获层使互连结构与处理衬底分离。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN106887402A

公开(公告)日：2017-06-23

申请号：CN201611084056.5

申请日：2011-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何建志 ,  赵治平 ,  曾华洲 ,  陈俊宏 ,  苏嘉祎 ,  亚历克斯·卡尔尼茨基 ,  郑价言 ,  庄学理

IPC: H01L21/768 ,  H01L21/8238 ,  H01L21/8234 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L23/481 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76895 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: 一种形成集成电路结构的方法，包括：在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方，且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方，并被附加ILD层围绕。

公开(公告)号：CN102347329B

公开(公告)日：2014-12-17

申请号：CN201010559549.6

申请日：2010-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  张立文 ,  曾华洲 ,  赵治平

IPC: H01L27/082 ,  H01L21/8228 ,  H01L21/20

CPC classification number: H01L21/8249 ,  H01L21/8228 ,  H01L27/0623 ,  H01L27/0826

Abstract: 本发明提供一种半导体元件及其制法，在该半导体元件中第一晶体管与第二晶体管形成于相同基板上。第一晶体管包括第一集极、第一基极及第一射极，其中第一集极包括第一掺杂阱位于基板中，第一基极包括第一掺杂层位于基板上并且位于第一掺杂阱上，以及第一射极包括掺杂成分位于第一掺杂层的一部分之上。第二晶体管包括第二集极、第二基极及第二射极，其中第二集极包括基板掺杂部分，第二基极包括第二掺杂阱位于基板中并且位于基板掺杂部分上，以及第二射极包括第二掺杂层位于基板上并且位于第二掺杂阱上。

公开(公告)号：CN102194815B

公开(公告)日：2014-01-01

申请号：CN201010293536.9

申请日：2010-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 薛福隆 ,  赵治平 ,  周淳朴 ,  彭永州 ,  庄学理 ,  宋国栋

IPC: H01L27/02 ,  H01L27/088 ,  G06F17/50

CPC classification number: G06F17/5068 ,  G06F17/50 ,  G06F17/5009 ,  H01L27/088 ,  H01L27/0922

Abstract: 本发明揭露一种金属氧化物半导体组件及其制作方法，该金属氧化物半导体(MOS)组件包含具有第一与第二接触的有源区。第一与第二栅极位于第一与第二接触之间。第一栅极邻设于第一接触，且具有第三接触。第二栅极邻设于第二接触，且具有与第三接触耦合的第四接触。为有源区与第一栅极所定义出的晶体管具有第一临界电压，而为有源区与第二栅极所定义出的晶体管具有第二临界电压。

公开(公告)号：CN102129900B

公开(公告)日：2012-11-14

申请号：CN201010170233.8

申请日：2010-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  匡训沖 ,  刘铭棋 ,  喻中一 ,  赵治平 ,  亚历山大·卡尼斯基

IPC: H01L21/02 ,  H01C17/075

CPC classification number: H01L28/20 ,  H01L21/76801 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76865 ,  H01L27/016 ,  H01L28/24

Abstract: 本发明提供一种薄膜电阻器的制造方法，包括：形成一掺杂区于一半导体基板中；形成一介电层于该基板上；形成一薄膜电阻器于该介电层上；于该薄膜电阻器进行回火之前，形成一接触孔于该介电层中，其中该接触孔露出一部分的该掺杂区；以及于形成该接触孔之后，对该薄膜电阻器实施一快速热回火。本发明可减少工艺时间，且经调整后的薄膜电阻器(TFR)特性不会因后续第二次的回火步骤而受影响。

公开(公告)号：CN102347329A

公开(公告)日：2012-02-08

申请号：CN201010559549.6

申请日：2010-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  张立文 ,  曾华洲 ,  赵治平

IPC: H01L27/082 ,  H01L21/8228 ,  H01L21/20

CPC classification number: H01L21/8249 ,  H01L21/8228 ,  H01L27/0623 ,  H01L27/0826

Abstract: 本发明提供一种半导体元件及其制法，在该半导体元件中第一晶体管与第二晶体管形成于相同基板上。第一晶体管包括第一集极、第一基极及第一射极，其中第一集极包括第一掺杂阱位于基板中，第一基极包括第一掺杂层位于基板上并且位于第一掺杂阱上，以及第一射极包括掺杂成分位于第一掺杂层的一部分之上。第二晶体管包括第二集极、第二基极及第二射极，其中第二集极包括基板掺杂部分，第二基极包括第二掺杂阱位于基板中并且位于基板掺杂部分上，以及第二射极包括第二掺杂层位于基板上并且位于第二掺杂阱上。