公开(公告)号：CN107452595A

公开(公告)日：2017-12-08

申请号：CN201710293157.1

申请日：2017-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  陈志明 ,  陈汉誉 ,  王嗣裕 ,  赵兰璘 ,  蔡正原

IPC: H01L21/02 ,  H01L21/285

Abstract: 本揭露提供半导体装置及其制造方法。所述半导体装置包含半导体结构、介电层、金属-半导体化合物薄膜以及覆盖层。所述半导体结构具有上表面与侧面。所述介电层包围所述半导体结构的所述侧面，并且暴露所述半导体结构的所述上表面。所述金属-半导体化合物薄膜位于所述半导体结构上，其中所述介电层暴露所述金属-半导体化合物薄膜的表面的一部分。所述覆盖层包围由所述介电层暴露的所述金属-半导体化合物薄膜的所述表面的所述部分，并且暴露所述介电层。

公开(公告)号：CN104253019B

公开(公告)日：2017-10-27

申请号：CN201410268473.X

申请日：2014-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  王嗣裕 ,  喻中一

IPC: H01L21/02 ,  H01L23/64

CPC classification number: H01L27/10829 ,  H01L24/73 ,  H01L27/0805 ,  H01L28/40 ,  H01L28/91 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及一种形成电容器结构的方法，包括在凹槽的底部和侧壁上方以及衬底表面上方沉积均匀厚度的多层第一多晶硅(POLY)层，其中，多层第一多晶硅(POLY)层通过多层氧化物/氮化物/氧化物(ONO)层彼此分隔开。在多层第一多晶硅层上方沉积第二多晶硅层，第二多晶硅层通过ONO层与第一多晶硅层分隔开，并且第二多晶硅层填充凹槽的剩余部分。使用第一化学机械抛光(CMP)去除第二多晶硅层和第二ONO层的部分。使用第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一ONO层不在电容器结构的掺杂区域内的部分，从而暴露多层第一多晶硅层的每层的顶面以用于接触件形成。本发明涉及深沟槽电容器。

公开(公告)号：CN114284297A

公开(公告)日：2022-04-05

申请号：CN202110872160.5

申请日：2021-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈逸群 ,  刘冠良 ,  王嗣裕 ,  蔡嘉雄 ,  李汝谅 ,  赵治平 ,  亚历山大·卡尔尼斯基

IPC: H01L27/12 ,  H01L21/762

Abstract: 本发明涉及集成芯片。集成芯片包括布置在基底衬底的上表面上的多晶硅层。介电层布置在多晶硅层上方，并且有源半导体层布置在介电层上方。半导体材料垂直地布置在基底衬底的上表面上并且横向地位于有源半导体层旁边。本发明的实施例还涉及集成芯片的形成方法。

公开(公告)号：CN113130501A

公开(公告)日：2021-07-16

申请号：CN202010804770.7

申请日：2020-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嗣裕 ,  胡家玮

IPC: H01L27/11521 ,  H01L29/423 ,  H01L21/28

Abstract: 本发明实施例涉及存储器装置的半导体结构及其形成方法。本发明一些实施例揭露一种用于存储器装置的存储器结构，其包含第一栅极结构及相邻于所述第一栅极结构的第二栅极结构。所述第二栅极结构包含第一层及第二层，且所述第一层介于所述第二层与所述第一栅极结构之间。所述第一层及所述第二层包含相同半导体材料及相同掺杂物。所述第一层具有第一掺杂物浓度，且所述第二层具有不同于所述第一掺杂物浓度的第二掺杂物浓度。

公开(公告)号：CN107452595B

公开(公告)日：2019-10-08

申请号：CN201710293157.1

申请日：2017-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  陈志明 ,  陈汉誉 ,  王嗣裕 ,  赵兰璘 ,  蔡正原

IPC: H01L21/02 ,  H01L21/285

Abstract: 本揭露提供半导体装置及其制造方法。所述半导体装置包含半导体结构、介电层、金属‑半导体化合物薄膜以及覆盖层。所述半导体结构具有上表面与侧面。所述介电层包围所述半导体结构的所述侧面，并且暴露所述半导体结构的所述上表面。所述金属‑半导体化合物薄膜位于所述半导体结构上，其中所述介电层暴露所述金属‑半导体化合物薄膜的表面的一部分。所述覆盖层包围由所述介电层暴露的所述金属‑半导体化合物薄膜的所述表面的所述部分，并且暴露所述介电层。

公开(公告)号：CN118486696A

公开(公告)日：2024-08-13

申请号：CN202410483904.8

申请日：2024-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  王嗣裕 ,  李静宜

IPC: H01L27/146

Abstract: 本申请的实施例提供了一种图像感测器件，该图像感测器件包括：半导体本体，具有前侧和背侧；光电探测器，位于所述半导本体内；深沟槽隔离结构，延伸到所述半导体本体中以横向地围绕所述光电探测器；以及p掺杂半导体的外延层，衬垫于所述深沟槽隔离结构。本申请的实施例还提供了制造图像感测器件的方法。

公开(公告)号：CN104253127B

公开(公告)日：2017-05-10

申请号：CN201310395495.8

申请日：2013-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  王嗣裕 ,  喻中一

IPC: H01L27/06 ,  H01L21/02

CPC classification number: H01L23/562 ,  H01L21/02016 ,  H01L21/02164 ,  H01L21/02236 ,  H01L21/302 ,  H01L21/30625 ,  H01L21/3205 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/78 ,  H01L21/8221 ,  H01L22/20 ,  H01L24/73 ,  H01L24/83 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/10829 ,  H01L27/10861 ,  H01L28/40 ,  H01L28/60 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06575 ,  H01L2225/06586 ,  H01L2924/14 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明通过形成在晶圆的反面上的结构来改善深沟槽电容器引起的晶圆翘曲。反面上的结构包括张力膜。张力膜可形成在晶圆的背面上的沟槽内，这样会增强其效果。在一些实施例中，使用晶圆形成3D‑IC器件。在一些实施例中，3D‑IC器件包括高电压或高功率电路。本发明还公开了具有降低衬底翘曲的背面结构的集成电路。

公开(公告)号：CN105789214A

公开(公告)日：2016-07-20

申请号：CN201510811717.9

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏祖辉 ,  陈志明 ,  蔡嘉雄 ,  喻中一 ,  王嗣裕

IPC: H01L27/115 ,  H01L29/423 ,  H01L29/43 ,  H01L21/28 ,  H01L21/8247

Abstract: 本发明提供了用于闪存单元的诸如纳米硅尖(SiNT)薄膜的量子纳米尖(QNT)以增大擦除速度。QNT薄膜包括第一介电层和布置在第一介电层上方的第二介电层。此外，QNT薄膜包括布置在第一介电层上方并且延伸至第二介电层内的QNT。QNT高宽比大于50％。本发明还提供了QNT基的闪存单元和一种用于制造SiNT基的闪存单元的方法。

公开(公告)号：CN107204330B

公开(公告)日：2020-04-28

申请号：CN201710138961.2

申请日：2017-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嗣裕 ,  杜友伦 ,  赖志育

IPC: H01L23/64

Abstract: 本发明的实施例提供了半导体器件及其制造方法。该半导体器件包括半导体衬底和堆叠的电容器。该堆叠的电容器位于半导体衬底上方。该堆叠的电容器包括下电极板、上电极板、介电层、覆盖层、第一接触通孔和第二接触通孔。下电极板位于半导体衬底上方。上电极板位于下电极板上方。介电层位于下电极板和上电极板之间。覆盖层位于上电极板上方。第一接触通孔穿过所述覆盖层、所述上电极板和所述介电层，并且电连接至所述下电极板，其中，所述第一接触通孔与所述上电极板电性隔离；以及第二接触通孔电连接至所述上电极板。

公开(公告)号：CN105789214B

公开(公告)日：2019-10-15

申请号：CN201510811717.9

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏祖辉 ,  陈志明 ,  蔡嘉雄 ,  喻中一 ,  王嗣裕

IPC: H01L27/11521 ,  H01L27/11568 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/321 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明提供了用于闪存单元的诸如纳米硅尖(SiNT)薄膜的量子纳米尖(QNT)以增大擦除速度。QNT薄膜包括第一介电层和布置在第一介电层上方的第二介电层。此外，QNT薄膜包括布置在第一介电层上方并且延伸至第二介电层内的QNT。QNT高宽比大于50％。本发明还提供了QNT基的闪存单元和一种用于制造SiNT基的闪存单元的方法。