-
公开(公告)号：CN115513232A
公开(公告)日：2022-12-23
申请号：CN202210059076.6
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供了一种集成电路(IC)及其形成方法。该集成电路包括衬底；导电层配置在衬底上；阻障层配置在导电层上；刻蚀停止层覆盖阻障层的侧壁且在阻障层的顶面的第一部分上延伸；以及至少一电容器结构配置在阻障层的顶面的第二部分上。
-
公开(公告)号：CN113809105A
公开(公告)日：2021-12-17
申请号：CN202110234486.5
申请日：2021-03-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开提供一种像素阵列和其形成方法,像素阵列包括第一像素区域、第二像素区域，以及在第一像素区域与第二像素区域之间的深沟槽隔离结构，其中深沟槽隔离结构以氧化物材料填充，形成在氧化物材料中的气隙包括深沟槽隔离结构中至少75％的面积。
-
公开(公告)号：CN106298715A
公开(公告)日：2017-01-04
申请号：CN201510852151.4
申请日：2015-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
CPC classification number: H01L25/0657 , H01L23/49838 , H01L23/52 , H01L25/50 , H01L27/14634 , H01L27/14636 , H01L2225/06513 , H01L2225/06544
Abstract: 本发明涉及具有在集成芯片管芯之间垂直延伸的再分布层的多维集成芯片，其中再分布层横向偏离于背侧接合焊盘。多维集成芯片具有第一集成芯片管芯，第一集成芯片管芯的多个第一金属互连层设置在布置于第一半导体衬底的前侧上的第一层间介电层内。多维集成芯片还具有第二集成芯片管芯，第二集成芯片管芯的多个第二金属互连层设置在与第一ILD层邻接的第二层间介电层内。接合焊盘设置在延伸穿过第二半导体衬底的凹槽内。再分布层在横向偏离于接合焊盘的位置处在多个第一金属互连层与多个第二金属互连层之间垂直延伸。本发明实施例涉及混合接合焊盘结构。
-
公开(公告)号：CN115910939A
公开(公告)日：2023-04-04
申请号：CN202210764345.9
申请日：2022-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/522 , H01L23/528 , H01L21/768 , H01L21/56
Abstract: 本发明涉及包括半导体衬底以及沿半导体衬底设置的多个半导体器件的半导体晶圆结构。包括多个介电层的介电堆叠件布置在半导体衬底上方。导电互连结构位于介电堆叠件内。密封环层位于介电堆叠件上方并且沿介电堆叠件的第一侧壁横向围绕介电堆叠件。密封环层包括延伸至半导体衬底中的第一沟槽中的第一突起。本申请的实施例还涉及半导体晶圆结构及其形成方法。
-
公开(公告)号：CN114551487A
公开(公告)日：2022-05-27
申请号：CN202210094845.6
申请日：2022-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一些实施例涉及一种图像传感器。该图像传感器包括半导体衬底，该半导体衬底包括像素区和外围区。背面隔离结构延伸至半导体衬底的背面中并横向包围像素区。该背面隔离结构包括金属芯，并且介电衬垫将金属芯与半导体衬底分离。导电部件设置在半导体衬底的正面上方。贯穿衬底通孔从半导体衬底的背面延伸穿过外围区以与导电部件接触。该贯穿衬底通孔与背面隔离结构横向偏移。导电桥设置在半导体衬底的背面下方并将背面隔离结构的金属芯电耦合至贯穿衬底通孔。本申请的实施例提供了图像传感器及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN114464637A
公开(公告)日：2022-05-10
申请号：CN202210042467.7
申请日：2022-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 图像传感器包括像素和隔离结构。像素包括光敏区域和紧邻光敏区域的电路区域。隔离结构位于像素上方，其中，隔离结构包括导电栅格和覆盖导电栅格的侧壁的介电结构，并且隔离结构包括与光敏区域重叠的开口或凹槽。隔离结构围绕光敏区域的外围区域。本申请的实施例还涉及制造图像传感器的方法和半导体器件。
-
公开(公告)号：CN112750758A
公开(公告)日：2021-05-04
申请号：CN202010940991.7
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48 , H01L23/528 , H01L21/60
Abstract: 在一些实施例中，本公开涉及一种形成集成芯片结构的方法。可以通过在设置在第一半导体衬底的上表面上方的第一互连结构内形成多个互连层来执行该方法。执行边缘修整工艺以沿着第一半导体衬底的周边去除第一互连结构和第一半导体衬底的部分。边缘修整工艺导致第一半导体衬底具有通过直接设置在第一半导体衬底上方的内侧壁而耦合到上表面的凹进表面。在执行边缘修整工艺之后，在第一互连结构的侧壁上形成介电保护层。本公开还涉及形成多维集成芯片的方法以及集成芯片结构。
-
公开(公告)号：CN109585646A
公开(公告)日：2019-04-05
申请号：CN201810631318.8
申请日：2018-06-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供具有蚀刻停止层的存储单元。存储单元包含底部电极设置于基底上方。开关介电质设置于底部电极上方并且具有可变电阻。顶部电极设置于开关介电质上方。侧壁间隔层沿着底部电极、开关介电质和顶部电极的多个侧壁往上延伸。下蚀刻停止层设置于下介电层上方并且衬于侧壁间隔层的外侧壁。下蚀刻停止层是由与侧壁间隔层不同的材料形成，并且保护顶部电极免于制造程序期间的损伤。也提供用于制造存储单元的方法。
-
公开(公告)号：CN106298715B
公开(公告)日：2019-04-05
申请号：CN201510852151.4
申请日：2015-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
Abstract: 本发明涉及具有在集成芯片管芯之间垂直延伸的再分布层的多维集成芯片，其中再分布层横向偏离于背侧接合焊盘。多维集成芯片具有第一集成芯片管芯，第一集成芯片管芯的多个第一金属互连层设置在布置于第一半导体衬底的前侧上的第一层间介电层内。多维集成芯片还具有第二集成芯片管芯，第二集成芯片管芯的多个第二金属互连层设置在与第一ILD层邻接的第二层间介电层内。接合焊盘设置在延伸穿过第二半导体衬底的凹槽内。再分布层在横向偏离于接合焊盘的位置处在多个第一金属互连层与多个第二金属互连层之间垂直延伸。本发明实施例涉及混合接合焊盘结构。
-
公开(公告)号：CN222106718U
公开(公告)日：2024-12-03
申请号：CN202420642363.4
申请日：2024-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种半导体装置以及影像感测器装置，半导体装置包含多个介电质层以及深沟槽电容器结构，深沟槽电容器结构可包括在介于相对的多个导电性电极层之间具有绝缘体层的金属‑绝缘体‑金属结构。深沟槽电容器结构可延伸穿过在半导体装置中的多个介电质层。导电性电极层和绝缘体层可侧向地延伸到介电质层内。导电性电极层和绝缘体层向介电质层内的侧向延伸可被称作为电容器结构的鳍片部分。鳍片部分可从深沟槽电容器结构的中心部分(例如，沟槽部分)侧向地向外延伸。深沟槽电容器结构的鳍片部分使得导电性电极层的表面面积能够增加，这可增加深沟槽电容器结构的电容，而对于深沟槽电容器结构的整体占据区的增加为最小。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.032 seconds)
