-
公开(公告)号：CN1734745A
公开(公告)日：2006-02-15
申请号：CN200510075335.0
申请日：2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L27/146 , H04N5/335
CPC classification number: H01L27/14621 , H01L27/14625 , H01L27/14627 , H01L27/14632 , H01L27/14685 , H01L27/14687
Abstract: 本发明是关于一种适用于影像感测器的透镜结构及其制造方法。该影像感测器包括双微透镜结构，是具有一外微透镜排列于一内微透镜上方，两微透镜是排列于对应的光感测器上方。可经由硅化法形成内或外微透镜，其中光阻材料的反应性部分是与含硅药剂反应。可通过梯级蚀刻法形成内或外微透镜，梯级蚀刻法包括一系列交替的蚀刻步骤，是包括非等向性蚀刻步骤及造成图案化的光阻侧向地缩减的蚀刻步骤。可使用接续的等向性蚀刻法来平坦化蚀刻过的梯级结构，并且形成平滑的透镜。亦可使用热安定及感光性聚合/有机材料形成永久的内或外透镜。涂覆感光材料，接着使用微影使其图案化，回流，接着熟化，以形成永久的透镜结构。
-
公开(公告)号：CN109585285B
公开(公告)日：2023-09-19
申请号：CN201810438794.8
申请日：2018-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105
Abstract: 半导体装置的形成方法包括形成自基板凸起的结构，形成介电层以覆盖结构，形成虚置层以覆盖介电层，以及进行平坦化工艺以完全移除虚置层。平坦化工艺对虚置层的移除速率小于对介电层的移除速率。
-
公开(公告)号：CN113013183A
公开(公告)日：2021-06-22
申请号：CN202010483350.3
申请日：2020-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及图像传感器器件及其制造方法。一种方法，包括：在器件衬底的正面上形成第一光致抗蚀剂层并且具有彼此间隔开的第一沟槽。使用第一光致抗蚀剂层作为掩模来执行第一注入工艺，以在器件衬底中形成第一隔离区域。第二光致抗蚀剂层被形成在正面上并且具有第二沟槽。使用第二光致抗蚀剂层作为掩模来执行第二注入工艺，以在器件衬底中、并且与第一隔离区域交叉地形成第二隔离区域。第三光致抗蚀剂层被形成在正面上并且具有彼此间隔开的第三沟槽。使用第三光致抗蚀剂层作为掩模来执行第三注入工艺，以在器件衬底中、并且与第一隔离区域交叉但与第二隔离区域间隔开地形成第三隔离区域。
-
公开(公告)号：CN109273463A
公开(公告)日：2019-01-25
申请号：CN201711248436.2
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1463 , G03F7/094 , G03F7/095 , G03F7/11 , G03F7/162 , G03F7/168 , G03F7/2004 , G03F7/32 , G03F7/38 , G03F7/40 , H01L21/0274 , H01L21/26513 , H01L21/3086 , H01L21/761 , H01L27/14683 , H01L27/14687
Abstract: 根据一些实施例，本发明提供用于形成基底制造的图案的技术的各种范例。在一范例中，方法包括接收基底。形成图案化光致抗蚀剂于基底上，图案化光致抗蚀剂具有定义于其中的沟槽。沉积电介质于图案化光致抗蚀剂上以及沟槽内，电介质从而使沟槽的宽度变窄以进一步定义沟槽。对由电介质所定义的沟槽下方的基底的区域进行制造工艺。
-
公开(公告)号：CN103456749B
公开(公告)日：2017-04-12
申请号：CN201210458903.5
申请日：2012-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14687 , H01L27/1463 , H01L27/1464 , H01L27/14685 , H01L27/14689
Abstract: 公开了图像器件及其形成方法。一种形成图像传感器器件的方法包括在衬底上方形成图案化硬掩模层。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。在像素区上方形成第一图案化掩模层从而暴露出外围区。在外围区中的衬底内蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区上方形成第二图案化掩模层从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。
-
Patent Agency Ranking
公开(公告)号：CN1825603A
公开(公告)日：2006-08-30
申请号：CN200610001625.5
申请日：2006-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/14 , H01L21/822
CPC classification number: H01L27/14685 , H01L27/1462 , H01L27/14625 , H01L27/14654
Abstract: 本发明提供一种形成在内层介电层(ILD)的导光特征(light－directing feature)，结合抗反射层(AR)，可同时有效增加量子效率与抗扰性，因此改善感光集成电路之光子表现的方法。其步骤包含形成多个光传感器单元在半导体基材上，接着，形成抗反射层在这些光传感器单元上，此抗反射层实质上不会使入射光产生反射，然后，形成内层介电层在此抗反射层之上，其中内层介电层包含形成在其开口的多个导光特征，且这些导光特征位于抗反射层上以及部分光传感器单元之上方。
-
公开(公告)号：CN118169970A
公开(公告)日：2024-06-11
申请号：CN202310643653.0
申请日：2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L27/146 , G03F7/16 , G03F7/42
Abstract: 一种制造半导体装置的方法及制造互补金属氧化物半导体影像感测器的方法，制造半导体装置的方法包括决定光阻剂成分中副产物的浓度。当副产物的浓度低于临界值时，使用光阻剂成分在基板上方形成光阻剂层。在光阻剂层中形成光阻剂图案，以露出基板的一部分，并对基板的露出部分执行操作。
-
公开(公告)号：CN109461700B
公开(公告)日：2022-11-22
申请号：CN201711284349.2
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供一种制作半导体器件的方法及图像传感器器件。所述方法包括：使用具有第一图案的第一光掩模在第一光刻胶层中形成第一沟槽以暴露出衬底的第一表面；将离子经由第一沟槽引至暴露的第一表面中以在衬底中形成第一隔离区；移除第一光刻胶层；使用具有第二图案的第二光掩模在第二光刻胶层中形成第二沟槽以暴露出衬底的第二表面，第二图案相对于第一图案对角地偏移半个掩模间距；将离子经由第二沟槽引至暴露的第二表面中以在衬底中形成第二隔离区，第一隔离区与第二隔离区在衬底中交替地设置且第一隔离区与第二隔离区之间界定像素区；以及移除第二光刻胶层。
-
公开(公告)号：CN114765105A
公开(公告)日：2022-07-19
申请号：CN202110744390.3
申请日：2021-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/027 , H01L21/033
Abstract: 实施方式关于减少半导体基材中的电荷的方法。此方法包含沉积光阻于半导体基材上，以形成光阻层于半导体基材上。将光阻层曝光于辐射。使用显影剂溶液来显影光阻层。使用第一清洁液体来清洁半导体基材，以从光阻层洗去显影剂溶液。对半导体基材施加四甲基氢氧化铵溶液，以减少累积在半导体基材中的电荷。
-
公开(公告)号：CN114695410A
公开(公告)日：2022-07-01
申请号：CN202210026673.9
申请日：2022-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本文提到一种形成半导体装置的方法中所描述的多个双重图案化技术可以减少在一像素阵列中形成一深沟槽隔离(DTI)结构期间可能会以其他方式出现的拐角圆化、蚀刻负载及/或多个其他缺陷。该些双重图案化技术包含在多个图案化操作中在一第一方向上形成一第一沟槽集合及在一第二方向上形成一第二沟槽集合，以使得最小蚀刻负载及/或拐角圆化至无蚀刻负载及/或拐角圆化存在于该第一沟槽集合及该第二沟槽集合的该些相交处及/或附近。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.028 seconds)
