公开(公告)号：CN118169970A

公开(公告)日：2024-06-11

申请号：CN202310643653.0

申请日：2023-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱威超 ,  刘永进 ,  张浚威 ,  郭景森 ,  许峰嘉

IPC: G03F7/20 ,  H01L27/146 ,  G03F7/16 ,  G03F7/42

Abstract: 一种制造半导体装置的方法及制造互补金属氧化物半导体影像感测器的方法，制造半导体装置的方法包括决定光阻剂成分中副产物的浓度。当副产物的浓度低于临界值时，使用光阻剂成分在基板上方形成光阻剂层。在光阻剂层中形成光阻剂图案，以露出基板的一部分，并对基板的露出部分执行操作。

公开(公告)号：CN114695410A

公开(公告)日：2022-07-01

申请号：CN202210026673.9

申请日：2022-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱威超 ,  陈裕文 ,  刘永进 ,  张浚威 ,  郭景森 ,  许峰嘉

IPC: H01L27/146

Abstract: 本文提到一种形成半导体装置的方法中所描述的多个双重图案化技术可以减少在一像素阵列中形成一深沟槽隔离(DTI)结构期间可能会以其他方式出现的拐角圆化、蚀刻负载及/或多个其他缺陷。该些双重图案化技术包含在多个图案化操作中在一第一方向上形成一第一沟槽集合及在一第二方向上形成一第二沟槽集合，以使得最小蚀刻负载及/或拐角圆化至无蚀刻负载及/或拐角圆化存在于该第一沟槽集合及该第二沟槽集合的该些相交处及/或附近。

公开(公告)号：CN114695405A

公开(公告)日：2022-07-01

申请号：CN202110880371.3

申请日：2021-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱威超 ,  刘永进 ,  陈裕文 ,  张浚威 ,  郭景森 ,  许峰嘉

IPC: H01L27/146

Abstract: 本文描述一种半导体的制造方法。制造方法中提到的植入遮罩形成技术包括通过非微影术技术提高植入遮罩中图案的初始深宽比，其可包括在植入遮罩上形成抗硬化层。可通过光学微影术技术将图案形成为初始深宽比，初始深宽比降低或最小化在图案形成期间图案塌陷的可能性。接着，在植入遮罩上形成抗硬化层以提高图案的高度且减小图案的宽度，这提高了图案的开口或沟槽的高度与开口或沟槽的宽度之间的深宽比。这样，植入遮罩中的图案可以降低或最小化图案形成期间图案塌陷的可能性的方式形成为超高深宽比。