-
公开(公告)号：CN113013183B
公开(公告)日：2025-01-07
申请号：CN202010483350.3
申请日：2020-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H10F39/18
Abstract: 本公开涉及图像传感器器件及其制造方法。一种方法，包括：在器件衬底的正面上形成第一光致抗蚀剂层并且具有彼此间隔开的第一沟槽。使用第一光致抗蚀剂层作为掩模来执行第一注入工艺，以在器件衬底中形成第一隔离区域。第二光致抗蚀剂层被形成在正面上并且具有第二沟槽。使用第二光致抗蚀剂层作为掩模来执行第二注入工艺，以在器件衬底中、并且与第一隔离区域交叉地形成第二隔离区域。第三光致抗蚀剂层被形成在正面上并且具有彼此间隔开的第三沟槽。使用第三光致抗蚀剂层作为掩模来执行第三注入工艺，以在器件衬底中、并且与第一隔离区域交叉但与第二隔离区域间隔开地形成第三隔离区域。
-
公开(公告)号：CN106935487B
公开(公告)日：2019-11-29
申请号：CN201610683813.4
申请日：2016-08-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明揭露一种制造半导体装置的方法。包括：形成第一光阻图案及第二光阻图案于基板上方。第一光阻图案与第二光阻图案分隔一间隙。化学混合物被涂布在第一光阻图案及第二光阻图案上。化学混合物包含化学材料及混合至化学材料内的表面活性剂粒子。化学混合物填充间隙。对第一光阻图案及第二光阻图案执行烘烤制程，此烘烤制程造成间隙收缩。至少一些表面活性剂粒子配置在间隙的侧壁边界处。对第一光阻图案及第二光阻图案执行显影制程。显影制程移除间隙中及光阻图案上方的化学混合物。配置在间隙的侧壁边界处的表面活性剂粒子减少显影制程期间的毛细效应。
-
公开(公告)号：CN106935487A
公开(公告)日：2017-07-07
申请号：CN201610683813.4
申请日：2016-08-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明揭露一种制造半导体装置的方法。包括：形成第一光阻图案及第二光阻图案于基板上方。第一光阻图案与第二光阻图案分隔一间隙。化学混合物被涂布在第一光阻图案及第二光阻图案上。化学混合物包含化学材料及混合至化学材料内的表面活性剂粒子。化学混合物填充间隙。对第一光阻图案及第二光阻图案执行烘烤制程，此烘烤制程造成间隙收缩。至少一些表面活性剂粒子配置在间隙的侧壁边界处。对第一光阻图案及第二光阻图案执行显影制程。显影制程移除间隙中及光阻图案上方的化学混合物。配置在间隙的侧壁边界处的表面活性剂粒子减少显影制程期间的毛细效应。
-
公开(公告)号：CN114695405A
公开(公告)日：2022-07-01
申请号：CN202110880371.3
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本文描述一种半导体的制造方法。制造方法中提到的植入遮罩形成技术包括通过非微影术技术提高植入遮罩中图案的初始深宽比，其可包括在植入遮罩上形成抗硬化层。可通过光学微影术技术将图案形成为初始深宽比，初始深宽比降低或最小化在图案形成期间图案塌陷的可能性。接着，在植入遮罩上形成抗硬化层以提高图案的高度且减小图案的宽度，这提高了图案的开口或沟槽的高度与开口或沟槽的宽度之间的深宽比。这样，植入遮罩中的图案可以降低或最小化图案形成期间图案塌陷的可能性的方式形成为超高深宽比。
-
公开(公告)号：CN113013183A
公开(公告)日：2021-06-22
申请号：CN202010483350.3
申请日：2020-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及图像传感器器件及其制造方法。一种方法，包括：在器件衬底的正面上形成第一光致抗蚀剂层并且具有彼此间隔开的第一沟槽。使用第一光致抗蚀剂层作为掩模来执行第一注入工艺，以在器件衬底中形成第一隔离区域。第二光致抗蚀剂层被形成在正面上并且具有第二沟槽。使用第二光致抗蚀剂层作为掩模来执行第二注入工艺，以在器件衬底中、并且与第一隔离区域交叉地形成第二隔离区域。第三光致抗蚀剂层被形成在正面上并且具有彼此间隔开的第三沟槽。使用第三光致抗蚀剂层作为掩模来执行第三注入工艺，以在器件衬底中、并且与第一隔离区域交叉但与第二隔离区域间隔开地形成第三隔离区域。
-
Patent Agency Ranking
公开(公告)号：CN109273463A
公开(公告)日：2019-01-25
申请号：CN201711248436.2
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1463 , G03F7/094 , G03F7/095 , G03F7/11 , G03F7/162 , G03F7/168 , G03F7/2004 , G03F7/32 , G03F7/38 , G03F7/40 , H01L21/0274 , H01L21/26513 , H01L21/3086 , H01L21/761 , H01L27/14683 , H01L27/14687
Abstract: 根据一些实施例，本发明提供用于形成基底制造的图案的技术的各种范例。在一范例中，方法包括接收基底。形成图案化光致抗蚀剂于基底上，图案化光致抗蚀剂具有定义于其中的沟槽。沉积电介质于图案化光致抗蚀剂上以及沟槽内，电介质从而使沟槽的宽度变窄以进一步定义沟槽。对由电介质所定义的沟槽下方的基底的区域进行制造工艺。
-
公开(公告)号：CN118169970A
公开(公告)日：2024-06-11
申请号：CN202310643653.0
申请日：2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L27/146 , G03F7/16 , G03F7/42
Abstract: 一种制造半导体装置的方法及制造互补金属氧化物半导体影像感测器的方法，制造半导体装置的方法包括决定光阻剂成分中副产物的浓度。当副产物的浓度低于临界值时，使用光阻剂成分在基板上方形成光阻剂层。在光阻剂层中形成光阻剂图案，以露出基板的一部分，并对基板的露出部分执行操作。
-
公开(公告)号：CN109461700B
公开(公告)日：2022-11-22
申请号：CN201711284349.2
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供一种制作半导体器件的方法及图像传感器器件。所述方法包括：使用具有第一图案的第一光掩模在第一光刻胶层中形成第一沟槽以暴露出衬底的第一表面；将离子经由第一沟槽引至暴露的第一表面中以在衬底中形成第一隔离区；移除第一光刻胶层；使用具有第二图案的第二光掩模在第二光刻胶层中形成第二沟槽以暴露出衬底的第二表面，第二图案相对于第一图案对角地偏移半个掩模间距；将离子经由第二沟槽引至暴露的第二表面中以在衬底中形成第二隔离区，第一隔离区与第二隔离区在衬底中交替地设置且第一隔离区与第二隔离区之间界定像素区；以及移除第二光刻胶层。
-
公开(公告)号：CN114695410A
公开(公告)日：2022-07-01
申请号：CN202210026673.9
申请日：2022-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本文提到一种形成半导体装置的方法中所描述的多个双重图案化技术可以减少在一像素阵列中形成一深沟槽隔离(DTI)结构期间可能会以其他方式出现的拐角圆化、蚀刻负载及/或多个其他缺陷。该些双重图案化技术包含在多个图案化操作中在一第一方向上形成一第一沟槽集合及在一第二方向上形成一第二沟槽集合，以使得最小蚀刻负载及/或拐角圆化至无蚀刻负载及/或拐角圆化存在于该第一沟槽集合及该第二沟槽集合的该些相交处及/或附近。
-
公开(公告)号：CN109461700A
公开(公告)日：2019-03-12
申请号：CN201711284349.2
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供一种制作半导体器件的方法。所述方法包括：使用具有第一图案的第一光掩模在第一光刻胶层中形成第一沟槽以暴露出衬底的第一表面；将离子经由第一沟槽引至暴露的第一表面中以在衬底中形成第一隔离区；移除第一光刻胶层；使用具有第二图案的第二光掩模在第二光刻胶层中形成第二沟槽以暴露出衬底的第二表面，第二图案相对于第一图案对角地偏移半个掩模间距；将离子经由第二沟槽引至暴露的第二表面中以在衬底中形成第二隔离区，第一隔离区与第二隔离区在衬底中交替地设置且第一隔离区与第二隔离区之间界定像素区；以及移除第二光刻胶层。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.027 seconds)
