公开(公告)号：CN108987428A

公开(公告)日：2018-12-11

申请号：CN201810527548.X

申请日：2018-05-28

申请人： 三星电子株式会社

发明人： 弗拉基米尔·尼基京 ,  德米特罗·阿帕尔科夫 ,  塞巴斯蒂安·沙费尔

IPC分类号： H01L27/22 ,  H01L21/82

CPC分类号： H01L27/222 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12 ,  H01L21/82

摘要： 描述了可用于磁性器件中的磁性结和一种用于提供磁性结的方法。提供图案化的晶种层。图案化的晶种层包括散布有绝缘基质的磁晶种岛。在图案化的晶种层之后提供磁阻堆栈的至少一部分。磁阻堆栈包括至少一个磁性分离层。磁性分离层包括至少一种磁性材料和至少一个绝缘体。该方法至少使磁阻堆栈的该部分退火，以使得该至少一个磁性分离层分离。磁性分离层的成分分离，使得磁性材料的部分与磁晶种岛对准，并且使得绝缘体的部分与绝缘基质对准。

公开(公告)号：CN106229298B

公开(公告)日：2018-12-11

申请号：CN201610679485.0

申请日：2016-08-17

申请人： 武汉华星光电技术有限公司

发明人： 刘哲

IPC分类号： H01L21/82 ,  H01L27/12

CPC分类号： H01L51/0558 ,  H01L21/82 ,  H01L27/283 ,  H01L27/3262 ,  H01L51/0008 ,  H01L51/0011 ,  H01L51/0545

摘要： 本发明提供一种阵列基板及其制作方法，所述方法包括：在衬底基板上形成第一金属层、栅绝缘层、第二金属层、阻隔层、对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；在所述沉积部上分别形成第二绝缘层、透明导电层。本发明的阵列基板及其制作方法，通过沉积的方式形成沟道，避免有机光阻侵蚀有机半导体材料，提高了薄膜晶体管的性能。

公开(公告)号：CN108695249A

公开(公告)日：2018-10-23

申请号：CN201810224675.2

申请日：2018-03-19

申请人： 株式会社迪思科

发明人： 竹之内研二

IPC分类号： H01L21/82 ,  H01L21/66

CPC分类号： H01L21/3043 ,  B28D5/022 ,  H01L21/56 ,  H01L21/67092 ,  H01L21/6836 ,  H01L21/68785 ,  H01L21/78 ,  H01L22/34 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6835 ,  H01L2223/54426 ,  H01L2223/54486 ,  H01L21/82 ,  H01L22/12

摘要： 本发明提供一种加工方法，该加工方法在对与切断预定线重叠地形成有包含金属的层叠体的板状的被加工物进行加工时，能够在维持加工品质的同时提高加工速度。该加工方法对与切断预定线重叠地形成有包含金属的层叠体的板状的被加工物进行加工，该加工方法具备下述步骤：保持步骤，利用保持工作台对被加工物进行保持；和切削步骤，在实施保持步骤后，利用环状的切削刀具沿着切断预定线对被加工物进行切削，分割层叠体；切削刀具具有形成于在切削步骤中切入被加工物的、该切削刀具的外周部的表面或背面的槽，在切削步骤中，一边对被加工物供给包含有机酸和氧化剂的切削液，一边执行切削。

公开(公告)号：CN108376689A

公开(公告)日：2018-08-07

申请号：CN201711171788.2

申请日：2017-11-22

申请人： 三星电子株式会社

发明人： 崔性洙 ,  李景镐

IPC分类号： H01L27/146 ,  H01L21/82

CPC分类号： H01L27/14627 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/14645 ,  H01L27/14649 ,  H01L31/062 ,  H01L31/113 ,  H01L2224/48 ,  H01L21/82

摘要： 提供了一种图像传感器及制造其的方法，其中该图像传感器包括：包括第一感测区域的基板，第一感测区域在其中具有光电器件；分隔第一感测区域的边界隔离膜；在第一感测区域中在基板内的内反射图案膜；在基板上的红外滤光器；以及在红外滤光器上的微透镜。

公开(公告)号：CN108370250A

公开(公告)日：2018-08-03

申请号：CN201680068300.0

申请日：2016-09-16

申请人： 索尼公司

发明人： 神田泰夫 ,  横山孝司

IPC分类号： H03K19/003 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8244 ,  H01L21/8246 ,  H01L27/04 ,  H01L27/105 ,  H01L27/11 ,  H01L29/82 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00 ,  H03K19/0948 ,  H03K19/177

CPC分类号： H01L27/228 ,  G11C14/0081 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/2436 ,  H01L29/82 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00 ,  H03K19/003 ,  H03K19/00315 ,  H03K19/00392 ,  H03K19/0948 ,  H03K19/177

摘要： 本技术涉及能够提高成品率的半导体装置。本发明的易失性存储电路具有存储节点，并且存储输入的信息。多个非易失性元件通过相同的连接门连接到易失性存储电路的存储节点，并且用于控制非易失性元件的控制线分别连接到非易失性元件。这样，非易失性元件通过相同的连接门连接到易失性逻辑电路，从而提高成品率。本技术可适用于半导体装置。

公开(公告)号：CN108227392A

公开(公告)日：2018-06-29

申请号：CN201710827508.2

申请日：2017-09-14

申请人： 台湾积体电路制造股份有限公司

发明人： 訾安仁 ,  郑雅如 ,  张庆裕 ,  林进祥

IPC分类号： G03F7/20 ,  H01L21/82

CPC分类号： G03F7/0042 ,  G03F7/0047 ,  G03F7/325 ,  G03F7/70 ,  H01L21/82

摘要： 根据一些实施例，本发明提供一种微影图案化的方法。该方法包括：形成光阻层于基底上方，其中光阻层包括含金属化学品；对光阻层实行曝光工艺；及使用第一显影剂对光阻层实行第一显影工艺，从而形成图案化光阻层，其中第一显影剂包括第一溶剂及化学添加剂，以移除由含金属化学品所产生的金属残余物。

公开(公告)号：CN104332441B

公开(公告)日：2018-04-24

申请号：CN201410347707.X

申请日：2014-07-21

申请人： 英飞凌科技奥地利有限公司

发明人： A·沃尔科尔

IPC分类号： H01L21/78 ,  H01L21/683

CPC分类号： H01L21/82 ,  H01L21/4846 ,  H01L21/56 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76838 ,  H01L23/32 ,  H01L24/83 ,  H01L2221/68327 ,  H01L2224/32245 ,  H01L2224/83005 ,  H01L2924/12042 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00

摘要： 根据各个实施方案的用于生产半导体器件的方法可以包括：提供附接至第一载体的半导体工件；切割半导体工件和载体，以形成至少一个独立的半导体芯片；利用半导体芯片的背离载体的一侧，将至少一个半导体芯片安装至附加的载体。

公开(公告)号：CN107749412A

公开(公告)日：2018-03-02

申请号：CN201710929902.7

申请日：2017-10-09

申请人： 常州工学院

发明人： 姜一波 ,  董良威 ,  翟明静 ,  鲍静益 ,  葛云飞 ,  王玥 ,  汤洪波

IPC分类号： H01L27/02 ,  H01L21/82 ,  H01L21/822

CPC分类号： H01L27/0296 ,  H01L21/82 ,  H01L21/822

摘要： 本发明公开了一种新型FinFET静电防护电压箝位装置及其制备方法。该装置由制作在半导体基底上的FinFET和体引出组成，体引出形态上相交于FinFET的电流通路。本发明的装置将三维沟道的下半部分引出而使得体端引出，所形成的十字形结构使得寄生双极型晶体管的基区能够被固定而不再浮空。该装置在固定寄生双极型晶体管基区电位的同时，不减弱FinFET对沟道的控制能力，降低了闩锁风险。本发明的方法，在正常的FinFET流程基础上，增加一步或者多步半ICP刻蚀的工艺流程和额外的一张或者多张掩膜版，保留数十纳米的侧边处硅作为体引出，工艺上与现有工艺具有良好的兼容性，花费很低的成本即可集成到现有工艺流程中。

公开(公告)号：CN107644825A

公开(公告)日：2018-01-30

申请号：CN201710821688.3

申请日：2013-07-26

申请人： 晶元光电股份有限公司

发明人： 林徐振 ,  邱静宜 ,  房蓓珊 ,  陈俊昌

IPC分类号： H01L21/67 ,  H01L21/683

CPC分类号： H01L25/0753 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/82 ,  H01L22/22 ,  H01L23/544 ,  H01L27/14 ,  H01L27/15 ,  H01L31/048 ,  H01L31/1876 ,  H01L33/0054 ,  H01L33/54 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2223/54413 ,  H01L2223/54433 ,  H01L2924/0002 ,  H01L2933/0033 ,  H01L2933/005 ,  H01L2924/00

摘要： 本发明提供一种半导体元件的排列结构。半导体元件的排列结构，包含第一层，具有第一表面及第二表面；第二层，具有第一区域及第二区域；以及多个半导体组件，位于该第一层及该第二区域之间，其中，该多个半导体组件相互对齐且相邻两个半导体组件之间的距离介于50微米及5毫米之间，其中该第一层可以被扩张为原来面积的两倍以上。

公开(公告)号：CN107393915A

公开(公告)日：2017-11-24

申请号：CN201610327701.5

申请日：2016-05-17

申请人： 无锡华润微电子有限公司

发明人： 陈天 ,  顾勇 ,  于绍欣 ,  张旭 ,  廖永亮

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/82

CPC分类号： H01L27/02 ,  H01L21/82 ,  H01L29/06

摘要： 本发明涉及一种瞬态电压抑制器及其制造方法，所述瞬态电压抑制器包括一个主齐纳二极管和至少一对串联的第一二极管和第二二极管；所述方法包括：依次形成层叠的N+型单晶硅衬底、N型硅外延层、缓冲氧化层和氮化硅层；在所述外延层内形成多个第一沟槽，所述多个第一沟槽隔离出用于形成所述第一二极管、第二二极管和主齐纳二极管的区域；在所述外延层内形成多个第二沟槽，所述多个第二沟槽分别在形成所述第一二极管、第二二极管和主齐纳二极管的区域分隔出对应的掺杂区；形成所述第一二极管、第二二极管和主齐纳二极管结构。上述方法及其形成的器件具备高电流泄放能力和低电容。