公开(公告)号：CN108370250A

公开(公告)日：2018-08-03

申请号：CN201680068300.0

申请日：2016-09-16

申请人： 索尼公司

发明人： 神田泰夫 ,  横山孝司

IPC分类号： H03K19/003 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8244 ,  H01L21/8246 ,  H01L27/04 ,  H01L27/105 ,  H01L27/11 ,  H01L29/82 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00 ,  H03K19/0948 ,  H03K19/177

CPC分类号： H01L27/228 ,  G11C14/0081 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/2436 ,  H01L29/82 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00 ,  H03K19/003 ,  H03K19/00315 ,  H03K19/00392 ,  H03K19/0948 ,  H03K19/177

摘要： 本技术涉及能够提高成品率的半导体装置。本发明的易失性存储电路具有存储节点，并且存储输入的信息。多个非易失性元件通过相同的连接门连接到易失性存储电路的存储节点，并且用于控制非易失性元件的控制线分别连接到非易失性元件。这样，非易失性元件通过相同的连接门连接到易失性逻辑电路，从而提高成品率。本技术可适用于半导体装置。

公开(公告)号：CN105745715B

公开(公告)日：2018-06-12

申请号：CN201380080733.4

申请日：2013-12-05

申请人： 英特尔公司

发明人： N·J·奥古斯特 ,  P·贾殷 ,  S·鲁苏 ,  F·哈姆扎奥卢 ,  R·文卡特森 ,  M·黑勒亚 ,  C·奥古斯丁 ,  C·托库纳加 ,  J·W·查汉茨 ,  王奕

IPC分类号： G11C13/00

CPC分类号： G11C13/0061 ,  G11C11/161 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693 ,  G11C13/0011 ,  G11C13/0014 ,  G11C14/0081 ,  G11C14/009

摘要： 描述了一种包括使用电阻式存储器的具有保持性的存储器单元的设备。该设备包括：包括交叉耦合到第二反相器件的第一反相器件的存储器元件；具有至少一个电阻式存储器元件的恢复电路，该恢复电路耦合到第一反相器件的输出；耦合到第一反相器件的输出的第三反相器件；耦合到第三反相器件的输出的第四反相器件；以及具有至少一个电阻式存储器元件的保存电路，该保存电路耦合到第三反相器件的输出。

公开(公告)号：CN107437426A

公开(公告)日：2017-12-05

申请号：CN201710381689.0

申请日：2017-05-24

申请人： 恩智浦美国有限公司

发明人： 阿尼尔班·罗伊 ,  乔恩·斯科特·乔伊 ,  迈克尔·A·塞德

IPC分类号： G11C7/10 ,  G11C11/16 ,  G11C11/413

CPC分类号： G11C14/0081 ,  G11C11/005 ,  G11C11/1673 ,  G11C11/419 ,  G11C13/004 ,  G11C27/024 ,  G11C2013/0042 ,  G11C2013/0045 ,  H01L27/1104 ,  G11C7/1051 ,  G11C7/1078 ,  G11C11/16 ,  G11C11/413

摘要： 一种集成电路(IC)装置包含静态随机存取存储器(SRAM)阵列以及电阻式存储器(电阻式存储器)阵列。所述电阻式存储器阵列中的第一组可编程电阻性元件用以存储来自所述SRAM阵列中的存储器单元的数据。读出放大器电路可耦合到所述SRAM阵列和所述电阻式存储器阵列。仲裁器被配置成断言电阻式存储器启用信号，以在电阻式存储器读取操作期间将所述读出放大器电路耦合到所述电阻式存储器阵列且将所述读出放大器电路从所述SRAM阵列去耦，以及在SRAM读取操作期间将所述读出放大器耦合到所述SRAM阵列且将所述读出放大器电路从所述电阻式存储器阵列去耦。

公开(公告)号：CN102148055B

公开(公告)日：2014-04-23

申请号：CN201010509925.0

申请日：2010-10-14

申请人： 株式会社东芝

发明人： 杉山英行 ,  棚本哲史 ,  丸龟孝生 ,  石川瑞惠 ,  井口智明 ,  齐藤好昭

IPC分类号： G11C11/16

CPC分类号： G11C14/0081

摘要： 本发明提供使用自旋MOS晶体管的非易失性存储器电路，其具备：第一p沟道MOS晶体管，具有作为源极和漏极中的一个的第一电极和作为另一个的第二电极；第二p沟道MOS晶体管，具有作为源极和漏极中的一个的第三电极和作为另一个的第四电极；第一n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第五电极和作为另一个的第六电极；第二n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第七电极和作为另一个的第八电极；第一n沟道MOS晶体管，具有作为源极和漏极中的一个的第九电极和作为另一个的第十电极；以及第二n沟道MOS晶体管，具有作为源极和漏极中的一个的第十一电极和作为另一个的第十二电极。

公开(公告)号：CN101821810A

公开(公告)日：2010-09-01

申请号：CN200880111303.3

申请日：2008-07-31

申请人： 国立大学法人东京工业大学

发明人： 山本修一郎 ,  菅原聪

IPC分类号： G11C11/15 ,  G11C11/41

CPC分类号： G11C14/0081

摘要： 本发明提供了一种存储电路，该存储电路包括：双稳电路，其用于存储数据；以及铁磁隧道结器件，其根据铁磁电极自由层的磁化方向非易失性地存储所述双稳电路中存储的数据，非易失性地存诸在所述铁磁隧道结器件中的所述数据能够恢复到所述双稳电路中。根据本发明，可以高速执行对双稳电路30的数据写入和数据读出。此外，即使关断电源，也可以将非易失性地存诸在铁磁隧道结器件MTJ1和MTJ2中的数据恢复到双稳电路(30)中。

公开(公告)号：CN100419903C

公开(公告)日：2008-09-17

申请号：CN03823117.4

申请日：2003-07-22

申请人： 索尼株式会社

发明人： 森山胜利 ,  森宽伸 ,  冈崎信道

IPC分类号： G11C11/15 ,  G11C16/02 ,  G06F12/16 ,  G06F12/06

CPC分类号： G11C14/0081 ,  G11C11/005 ,  G11C11/14

摘要： 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。

公开(公告)号：CN1685439A

公开(公告)日：2005-10-19

申请号：CN03823117.4

申请日：2003-07-22

申请人： 索尼株式会社

发明人： 森山胜利 ,  森宽伸 ,  冈崎信道

IPC分类号： G11C11/15 ,  G11C16/02 ,  G06F12/16 ,  G06F12/06

CPC分类号： G11C14/0081 ,  G11C11/005 ,  G11C11/14

摘要： 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。

公开(公告)号：CN104321820B

公开(公告)日：2017-03-01

申请号：CN201380025730.0

申请日：2013-02-19

申请人： 国立研究开发法人科学技术振兴机构

发明人： 周藤悠介 ,  山本修一郎 ,  菅原聪

IPC分类号： G11C11/15 ,  G11C11/412 ,  G11C14/00

CPC分类号： G11C14/0081 ,  G11C11/1675 ,  G11C11/1693

摘要： 存储电路具备：双稳态电路(30)，其存储数据；非易失性元件(MTJ1、MTJ2)，其非易失性地存入在所述双稳态电路中存储的数据，将非易失性地存入的数据恢复至所述双稳态电路；和控制部，在不从所述双稳态电路进行数据的读出或写入的期间长于给定期间的情况下，非易失性地存入在所述双稳态电路中存储的数据，并切断所述双稳态电路的电源，在不进行所述数据的读出或写入的期间短于所述给定期间的情况下，不进行存储在所述双稳态电路中的数据的非易失性的存入，使所述双稳态电路的电源电压低于从所述双稳态电路进行数据的读出或写入的期间的电压。

公开(公告)号：CN106021015A

公开(公告)日：2016-10-12

申请号：CN201610167595.9

申请日：2016-03-23

申请人： 邱沥毅

发明人： 邱沥毅 ,  简才淦 ,  邹亦淞

IPC分类号： G06F11/14 ,  G11C16/10

CPC分类号： G11C14/0054 ,  G06F11/16 ,  G06F12/00 ,  G11C13/0069 ,  G11C14/0081 ,  G11C14/009 ,  G11C2013/0083 ,  G06F11/1451 ,  G06F11/1461 ,  G11C16/10

摘要： 本发明提出一种非挥发性静态随机存取记忆体，该记忆体具有操作模式、资料备份模式及资料回复模式，该记忆体包括记忆细胞及节能模组，记忆细胞包括锁存器、锁存开关单元、备份记忆单元、备份设定单元、备份启动单元及驱动讯号传输单元，节能模组则包括控制开关单元、备份判断单元及回复开关单元，在资料备份模式下，当备份记忆单元储存的备份资料与锁存器储存的资料不相同时，备份记忆单元会产生一个备份驱动讯号，并输出至备份判断单元，备份判断单元依据驱动讯号导通备份设定单元，以改变备份记忆单元的备份资料，令备份记忆单元正确备份。

公开(公告)号：CN104903870A

公开(公告)日：2015-09-09

申请号：CN201480004209.3

申请日：2014-01-07

申请人： 三星电子株式会社

发明人： 申喜燮

IPC分类号： G06F12/02 ,  G06F7/58

CPC分类号： G06F12/0638 ,  G06F12/0238 ,  G06F12/0246 ,  G06F12/1408 ,  G06F21/85 ,  G11C14/0081

摘要： 一种在终端中转换存储器的地址和数据的设备和方法。所述设备包括：随机密钥产生器，被配置为在每次终端开启时产生新的随机密钥；地址映射器，被配置为使用随机密钥来转换用于数据写入或数据读取的存储区域的地址，并将转换后的地址发送到数据转换器；数据转换器，被配置为使用转换后的地址来转换将被写入存储器的数据，并使用转换后的地址把将从存储器读取的数据转换为原始数据。