公开(公告)号：CN103296085B

公开(公告)日：2016-08-31

申请号：CN201210568480.2

申请日：2012-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家维 ,  刘志方 ,  彭治棠 ,  黄泰钧 ,  陈嘉仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/3065 ,  H01L29/06 ,  H01L29/66795 ,  H01L29/7853

Abstract: 一种FinFET器件可以包括与第二半导体鳍横向相邻的第一半导体鳍。第一半导体鳍和第二半导体鳍可以具有用于使缺陷和变形最少的轮廓。第一半导体鳍包括上部和下部。第一半导体鳍的下部可以具有在底部比第一半导体鳍的上部更宽的扩口轮廓。第二半导体鳍的下部可以具有比第二半导体鳍的上部更宽、但是比第一半导体鳍的下部更小的扩口轮廓。

公开(公告)号：CN105280702A

公开(公告)日：2016-01-27

申请号：CN201410804259.1

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭治棠 ,  黄泰钧 ,  蔡腾群 ,  林正堂 ,  陈德芳 ,  王立廷 ,  王建勋 ,  林焕哲 ,  卢永诚 ,  李资良

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/092 ,  H01L21/8238

Abstract: 根据示例性实施例，本发明提供了形成具有至少两个阻挡层的垂直结构的方法。该方法包括以下操作：提供衬底；在衬底上方提供垂直结构；在垂直结构的源极、沟道、和漏极上方提供第一阻挡层；以及在垂直结构的栅极和漏极上方提供第二阻挡层。

公开(公告)号：CN104611683A

公开(公告)日：2015-05-13

申请号：CN201410047902.0

申请日：2014-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  黄建国 ,  黄泰钧 ,  许光源 ,  李资良

IPC: C23C16/455

CPC classification number: C23C16/4402 ,  C23C16/4412 ,  C23C16/45525 ,  C23C16/45593 ,  C23C16/52

Abstract: 本发明提供了为原子层沉积（ALD）工艺供应前体材料的系统和方法。气体供给部将一种或多种前体材料提供给沉积室。沉积室通过输入管线接收一种或多种前体材料。气体循环系统连接至沉积室的输出管线。气体循环系统包括气体成分检测系统，该气体成分检测系统被配置为产生表示通过输出管线离开沉积室的气体的成分的输出信号。气体循环系统也包括循环管线，该循环管线被配置为将离开沉积室的气体传输至输入管线。控制器连接至气体供给部。该控制器基于气体成分检测系统的输出信号控制气体供给部的一种或多种前体材料的供给。

公开(公告)号：CN101378022B

公开(公告)日：2011-10-05

申请号：CN200810006858.3

申请日：2008-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游明华 ,  黄泰钧

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/04

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明提供一种半导体元件，像是P通道金属-氧化物-半导体场效应电晶体或N通道金属-氧化物-半导体场效应电晶体，其具有应变通道区域，借由形成一栅极堆叠后，在源极区域及漏极区域形成凹进区来形成此半导体元件。接着，去除此栅极堆叠下的基板，然后，在此栅极堆叠下的源极区域及漏极区域中形成一磊晶层。在源极区域及漏极区域中的此磊晶层可被掺杂。在一实施例中，在此栅极堆叠下的磊晶层较低的部份被掺杂，其传导类型与源极区域及漏极区域的传导类型相反。在另一实施例中，此磊晶层未被掺杂。

公开(公告)号：CN101312191B

公开(公告)日：2010-07-28

申请号：CN200710186918.X

申请日：2007-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游明华 ,  黄泰钧 ,  陈建豪 ,  顾克强 ,  李志鸿 ,  叶凌彦 ,  李资良

IPC: H01L27/04 ,  H01L27/092 ,  H01L21/762

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7846

Abstract: 本发明公开一种半导体结构及其形成方法，该半导体结构包含：半导体衬底；开口，位于上述半导体衬底中；半导体层，位于上述开口中，并覆盖上述开口的底部与侧壁，其中上述半导体层与上述半导体衬底包含不同的材料；以及介电材料，位于上述半导体层上，并填入上述开口的剩余部分。本发明能够提高作用于金属氧化物半导体装置的沟道区的应力并减少应力松弛效应。

公开(公告)号：CN100517668C

公开(公告)日：2009-07-22

申请号：CN200510073527.8

申请日：2005-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  万文恺

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/28 ,  H01L21/44 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05076 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48799 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01077 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层的金属层或该接合垫层的杨氏模数、硬度、强度或坚韧度。为改善粘合与接合的强度，可将应力缓冲层的底部修改为各种不同形式，如嵌于保护层的环状、网状或连锁栅格结构，在应力缓冲层中可以有多个孔洞，其由接合垫层将之填满。本发明所述接合垫结构，提供较佳的机械完整性。可避免应力造成的失效与接垫剥离的问题，而大大增加接合的可靠度。

公开(公告)号：CN1619805A

公开(公告)日：2005-05-25

申请号：CN200410055106.8

申请日：2004-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  谢静华

IPC: H01L23/50 ,  H01L23/52 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13099 ,  H01L2224/45124 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明是提供一种覆晶封装的焊垫。其中该焊垫适用于集成电路芯片且设置于集成电路芯片的边角或全部表面。在此，该焊垫具有多个沟槽于其上，且该沟槽的延伸方向大抵正交于芯片中心的放射方向。

公开(公告)号：CN1574334A

公开(公告)日：2005-02-02

申请号：CN200410042978.0

申请日：2004-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  林纲正 ,  夏劲秋 ,  梁孟松

IPC: H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/76829 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路与其形成方法与电子组件，该方法为一种多层金属内导线制程，藉使用第一极低介电常数材料于较低层金属层中、第二极低介电常数材料于中间层金属层中与低介电常数材料于上层金属层中，以提供良好的电性与机械性。

公开(公告)号：CN1505140A

公开(公告)日：2004-06-16

申请号：CN02153739.9

申请日：2002-12-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  李资良

IPC: H01L23/522 ,  H01L23/48 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05552 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了一种接合垫区的结构，其能够达到在集成电路的结构中有效防止接合垫剥离的目的。一种接合垫区的结构，适用于一半导体基底上，用以打线制作接脚(wirebond)于接合垫表面，其特征在于包括：一图案化介电层，形成于所述半导体基底表面；一顶部金属层，具有复数开口，且设置于所述图案化介电层内，使所述开口内充满所述图案化介电层；以及一接合垫，设置于所述图案化介电层内且与所述顶部金属层重叠，其表面露出于所述图案化介电层外。

公开(公告)号：CN113764350B

公开(公告)日：2025-01-07

申请号：CN202110103497.X

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玟儒 ,  柯忠廷 ,  谢宛蓁 ,  龙俊名 ,  黄泰钧 ,  徐志安

IPC: H10D84/01 ,  H10D84/85

Abstract: 一种制造晶体管的方法包括在基板上方形成半导体层；蚀刻半导体层的部分以形成第一凹槽及第二凹槽；在半导体层上方形成第一掩膜层；对第一掩膜层执行第一热处理，第一热处理使第一掩膜层致密化；蚀刻第一掩膜层以便暴露第一凹槽；在第一凹槽中形成第一半导体材料；及移除第一掩膜层。