公开(公告)号：CN112436087B

公开(公告)日：2025-03-14

申请号：CN202010656452.0

申请日：2020-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  蔡正原 ,  蔡子中 ,  江法伸

IPC: H10N70/00 ,  H10N70/20 ,  H10B63/10

Abstract: 本公开的各种实施例涉及包含数据存储结构的存储单元。顶部电极上覆于底部电极。数据存储结构安置于顶部电极与底部电极之间。数据存储结构包含第一数据存储层、第二数据存储层以及第三数据存储层。第二数据存储层安置于第一数据存储层与第三数据存储层之间。第二数据存储层具有比第三数据存储层低的带隙。第一数据存储层具有比第二数据存储层低的带隙。

公开(公告)号：CN113675202B

公开(公告)日：2024-06-07

申请号：CN202110256000.8

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李璧伸 ,  卫怡扬 ,  林杏莲 ,  匡训冲 ,  蔡正原 ,  金海光

IPC: H10B53/30

Abstract: 方法包括形成底部电极层，以及在底部电极层上方沉积第一铁电层。第一铁电层是非晶的。在第一铁电层上方沉积第二铁电层，并且第二铁电层具有多晶结构。该方法还包括在第二铁电层上方沉积第三铁电层，其中，第三铁电层是非晶的，在第三铁电层上方沉积顶部电极层，以及图案化顶部电极层、第三铁电层、第二铁电层、第一铁电层和底部电极层，以形成铁电随机存取存储器单元。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件及其形成方法。

公开(公告)号：CN115491661A

公开(公告)日：2022-12-20

申请号：CN202210015166.5

申请日：2022-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  陈昇照 ,  周正贤 ,  蔡正原

IPC: C23C16/50 ,  C23C16/52

Abstract: 一种薄膜沉积系统包括位于晶片上方且配置成在薄膜沉积工艺期间产生等离子体的顶板。所述系统包括配置成生成表示位于晶片及顶板之间的间隙的传感器信号的间隙传感器。所述系统包括配置成在薄膜沉积工艺期间响应传感器信号来调整间隙的控制系统。

公开(公告)号：CN109802034B

公开(公告)日：2022-11-25

申请号：CN201810661636.9

申请日：2018-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  林杏莲 ,  吴启明 ,  蔡正原

IPC: H01L45/00

Abstract: 一种半导体装置结构包括：一半导体基底及一下电极位于半导体基底上。半导体装置结构还包括：一第一氧化层位于下电极上；一第二氧化层位于第一氧化层上；及一第三氧化层位于第二氧化层上。第二氧化层内的氧离子键合较第一氧化层内的氧离子键合更为紧密。半导体装置结构还包括一上电极位于第三氧化层上。

公开(公告)号：CN114975165A

公开(公告)日：2022-08-30

申请号：CN202110917923.3

申请日：2021-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  林永隆 ,  萧豪毅 ,  陈升照 ,  蔡正原

IPC: H01L21/67 ,  H01L21/02 ,  B28D5/02 ,  B28D5/00

Abstract: 一种晶片边缘修整装置，包含由腔室壳体定义的处理腔室。处理腔室内具有配置成固持晶片结构的晶片夹盘。此外，刀片配置在晶片夹盘的边缘附近，且配置成移除晶片结构的边缘部分并定义晶片结构的新侧壁。激光传感器装置配置成将受引导的激光束朝向晶片夹盘的顶部表面引导。激光传感器装置配置成测量晶片结构的分析区域的参数。控制电路系统耦合到激光传感器装置及刀片。控制电路系统配置成当参数与预定阈值偏离至少预定偏移值时启动损害预防工艺。

公开(公告)号：CN113178434A

公开(公告)日：2021-07-27

申请号：CN202110002263.6

申请日：2021-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林永隆 ,  周正贤 ,  蔡正原 ,  吴国铭 ,  萧豪毅

IPC: H01L25/07 ,  H01L23/498 ,  H01L21/56 ,  H01L21/18

Abstract: 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。

公开(公告)号：CN113113533A

公开(公告)日：2021-07-13

申请号：CN202110255835.1

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江法伸 ,  蔡正原 ,  金海光 ,  林杏莲 ,  匡训冲 ,  李璧伸

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明的各个实施例涉及存储器单元，该存储器单元包括设置在顶部电极与底部电极之间的数据存储结构。该数据存储结构包括覆盖在底部电极上的下部交换层和覆盖在下部交换层上的上部交换层。下部交换层包括掺杂有第一掺杂剂的介电材料。本申请的实施例还涉及集成芯片、存储器件及其形成方法。

公开(公告)号：CN111883588A

公开(公告)日：2020-11-03

申请号：CN202010743083.9

申请日：2015-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱汉钦 ,  陈祈铭 ,  蔡正原 ,  姚福伟

IPC: H01L29/778 ,  H01L23/29 ,  H01L23/31 ,  H01L29/10 ,  H01L29/20 ,  H01L29/205 ,  H01L29/78 ,  H01L21/02 ,  H01L21/335

Abstract: 本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e-HEMT的沟道区的由第一III-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III-氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III-氮化物材料制成。第一钝化层设置在栅极结构的侧壁周围并且由第四III-氮化物材料制成。本发明的实施例还涉及用于HEMT器件的侧壁钝化。

公开(公告)号：CN111668121A

公开(公告)日：2020-09-15

申请号：CN201910164096.8

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  周正贤 ,  蔡正原 ,  李昇展 ,  萧豪毅

IPC: H01L21/60 ,  H01L23/48

Abstract: 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。

公开(公告)号：CN107039394B

公开(公告)日：2020-05-15

申请号：CN201611189878.X

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈升照 ,  周世培 ,  李名哲 ,  吴国铭 ,  周正贤 ,  蔡正原 ,  杜友伦

IPC: H01L23/498 ,  H01L23/52 ,  H01L23/528

Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。