-
公开(公告)号:CN1959528A
公开(公告)日:2007-05-09
申请号:CN200610140406.5
申请日:2006-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/00
CPC classification number: G03F1/36
Abstract: 一种微影光罩及其制造方法与使用上述两者制造的半导体元件包括一个位于独立或半独立区域的设计特征,以及复数个垂直于设计特征的平行线型辅助特征。这些平行线型辅助特征包括位于设计特征两边的两组平行辅助特征。第一组平行辅助特征位于设计特征的第一边上,且垂直于设计特征。第二组平行辅助特征位于设计特征的第二边上,且垂直于设计特征。上述的附加的辅助特征改善了独立及半独立特征结构的焦深与解析度,并降低光罩错误增强因子的产生。
-
公开(公告)号:CN1818791A
公开(公告)日:2006-08-16
申请号:CN200610003267.1
申请日:2006-02-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70333 , G03F1/38 , G03F7/703
Abstract: 本发明是有关于一种半导体制程中的微影系统及其方法和用于其中的光罩。该在半导体制程中的微影方法,包括下列步骤:提供一种具有第一及第二聚焦面的光罩,其中该第一及第二聚焦面不同;使用该光罩以在一晶圆上进行第一曝光,以形成一第一影像,其中第一聚焦面是在第一曝光期间聚焦于晶圆;以及使用光罩以在晶圆上进行第二曝光,以形成一第二影像,其中第二聚焦面是在第二曝光期间聚焦于晶圆。本案揭示的一种在半导体制程中的微影方法,包括提供一种用于一晶圆的具有第一及第二聚焦面的光罩。该晶圆包含对应的第一及第二晶圆区。在使用第一聚焦面的第一曝光期间,第一晶圆区接收一第一影像,在使用第二聚焦面的第二曝光期间,该第二晶圆区接收二第二影像。
-
公开(公告)号:CN107993947B
公开(公告)日:2021-08-24
申请号:CN201710710938.6
申请日:2017-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明的实施例提供了一种方法,包括接收具有第一层和位于第一层上方第二层的器件,该第一层具有第一重叠标记。该方法还包括在第二层上方形成第一光刻胶图案,第一光刻胶图案具有第二重叠标记。该方法还包括使用第一光刻胶图案中的第二重叠标记和第一重叠标记实施第一重叠测量;以及实施一个或多个第一制造工艺,由此将第二重叠标记转印至第二层中并且去除第一光刻胶图案。该方法还包括实施包括在第二层上方形成第三层的一个或多个第二制造工艺。在实施一个或多个第二制造工艺之后,该方法包括使用第二层中的第二重叠标记和第一重叠标记来实施第二重叠测量。
-
公开(公告)号:CN108962776B
公开(公告)日:2021-05-18
申请号:CN201710383479.5
申请日:2017-05-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置及其制造方法和覆盖误差的测量方法,包括:对基底的第一测试目标执行基于绕射的覆盖误差测量,以取得对应第一测试目标的第一叠置结构的第一绕射强度差值,以及取得对应第一测试目标的第二叠置结构的第二绕射强度差值;以及根据第一绕射强度差值与第二绕射强度差值的平均值,取得对应第一测试目标的第三绕射强度差值。
-
公开(公告)号:CN109427552A
公开(公告)日:2019-03-05
申请号:CN201711131821.9
申请日:2017-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 本公开一些实施例提供半导体装置的形成方法,包括提供基板以及基板上的图案化层,其中基板包含多个结构以接受处理制程;形成至少一开口于图案化层中,其中结构部分地露出于至少一开口中;进行方向性蚀刻,使至少一开口于第一方向中的尺寸扩大,以形成至少一扩大的开口;以及经由至少一扩大的开口对结构进行处理制程。
-
公开(公告)号:CN107993947A
公开(公告)日:2018-05-04
申请号:CN201710710938.6
申请日:2017-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
CPC classification number: H01L22/20 , G03F7/70633 , H01L22/12 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L22/26
Abstract: 本发明的实施例提供了一种方法,包括接收具有第一层和位于第一层上方第二层的器件,该第一层具有第一重叠标记。该方法还包括在第二层上方形成第一光刻胶图案,第一光刻胶图案具有第二重叠标记。该方法还包括使用第一光刻胶图案中的第二重叠标记和第一重叠标记实施第一重叠测量;以及实施一个或多个第一制造工艺,由此将第二重叠标记转印至第二层中并且去除第一光刻胶图案。该方法还包括实施包括在第二层上方形成第三层的一个或多个第二制造工艺。在实施一个或多个第二制造工艺之后,该方法包括使用第二层中的第二重叠标记和第一重叠标记来实施第二重叠测量。
-
公开(公告)号:CN107818938A
公开(公告)日:2018-03-20
申请号:CN201610820532.9
申请日:2016-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/677 , H01L21/683 , H01L21/687
CPC classification number: H01L21/677 , H01L21/67703 , H01L21/683 , H01L21/687
Abstract: 本申请提供一种运送系统及运送加工元件的方法,该运送系统适用于运送一加工元件,包括:一声波发射装置,配置用以产生声波;以及一承载装置,配置用于承载该加工元件,其中当该加工元件设置于该承载装置之上且该承载装置相对该声波发射装置设置时,该加工元件通过该声波发射装置所产生的声波相对该承载装置移动。
-
公开(公告)号:CN106356333A
公开(公告)日:2017-01-25
申请号:CN201510982705.2
申请日:2015-12-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括接收集成电路设计布局,该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案,该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中,该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中,该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。
-
公开(公告)号:CN105470302A
公开(公告)日:2016-04-06
申请号:CN201510411909.0
申请日:2015-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/66 , H01L21/28
CPC classification number: H01L29/66545 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L29/0649 , H01L29/0847 , H01L29/66795 , H01L29/785 , H01L29/7856 , H01L29/42364
Abstract: 本发明提供一种在多栅极器件结构内实施伪栅极结构的结构和方法,其中包括半导体器件,该半导体器件包括将第一有源区和第二有源区分隔开的隔离区。第一有源区邻近隔离区的第一侧而第二有源区邻近隔离区的第二侧。包括源极、漏极和栅极的器件形成在第一有源区内。源极区和漏极区中的其中一个邻近隔离区设置。伪栅极至少部分地形成在隔离区上方且邻近于源极区和漏极区中邻近隔离区设置的其中那个区域。在多个实例中,栅极包括具有第一厚度的第一介电层而伪栅极包括具有大于第一厚度的第二厚度的第二介电层。
-
公开(公告)号:CN105372945A
公开(公告)日:2016-03-02
申请号:CN201510196867.3
申请日:2015-04-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70633 , G03F7/70258 , G03F7/705
Abstract: 本发明提供了方法。该方法包括:在图案化的衬底上形成光刻胶层;从图案化的衬底收集第一覆盖数据;基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿;根据覆盖补偿对光刻系统实施补偿工艺;以及之后通过光刻系统对光刻胶层实施光刻曝光工艺,从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。
-
-
-
-
-
-
-
-
-