-
公开(公告)号：CN109817514B
公开(公告)日：2021-08-31
申请号：CN201811269495.2
申请日：2018-10-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。
-
公开(公告)号：CN112713156A
公开(公告)日：2021-04-27
申请号：CN202011139401.7
申请日：2020-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L21/762
Abstract: 在一些实施例中，本发明涉及一种集成芯片，所述集成芯片包括半导体装置、多晶硅隔离结构以及第一绝缘体衬垫及第二绝缘体衬垫。半导体装置设置在衬底的前侧上。多晶硅隔离结构连续地环绕半导体装置且从衬底的前侧朝衬底的后侧延伸。第一绝缘体衬垫及第二绝缘体衬垫分别环绕多晶硅隔离结构的第一最外侧壁及第二最外侧壁。衬底包括布置在第一绝缘体衬垫与第二绝缘体衬垫之间的单晶态小平面。单晶态小平面的顶部位于多晶硅隔离结构的最底表面、第一绝缘体衬垫的最底表面及第二绝缘体衬垫的最底表面上方。本发明也涉及一种形成隔离结构的方法。本发明在集成到同一衬底上的各种半导体装置之间提供可靠的电隔离。
-
公开(公告)号：CN112490253A
公开(公告)日：2021-03-12
申请号：CN202010946568.8
申请日：2020-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L21/762
Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。
-
公开(公告)号：CN108231685B
公开(公告)日：2020-08-25
申请号：CN201711051864.6
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，该有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，该沟槽暴露隔离结构的侧壁的部分，在沟槽中外延生长第一半导体层，在第一半导体层上方外延生长第二半导体层，通过蚀刻工艺改变第二半导体层的顶面的部分的晶体刻面取向，并且在改变晶体刻面取向之后，在第二半导体层上方外延生长第三半导体层。
-
公开(公告)号：CN110400774A
公开(公告)日：2019-11-01
申请号：CN201910118027.3
申请日：2019-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/683
Abstract: 本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
-
Patent Agency Ranking
公开(公告)号：CN110323229A
公开(公告)日：2019-10-11
申请号：CN201811241036.3
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/10 , H01L21/762
Abstract: 本发明实施例揭露一种复合半导体衬底、半导体装置及其制造方法，其中所述复合半导体衬底包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
-
公开(公告)号：CN109728074A
公开(公告)日：2019-05-07
申请号：CN201811284390.4
申请日：2018-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明实施例涉及包含外延硅层的半导体装置和其形成方法。一种制造半导体装置的方法包含：提供衬底，衬底包含第一导电类型的第一半导电区和位于第一半导电区上方的门结构，其中门结构之间的间隙暴露第一半导电区的部分；和从第一半导电区的经暴露部分开始在间隙中形成第二导电类型的第二半导电区。形成第二半导电区包含：在腔中在毗邻于门结构的侧壁周围以第一生长速率生长外延富硅层，第一生长速率大于中心部分处的第二生长速率；和在腔中利用蚀刻剂以第一蚀刻速率在毗邻于门结构的侧壁周围部分地去除外延富硅层，第一蚀刻速率大于中心部分处的第二蚀刻速率。
-
公开(公告)号：CN108122810A
公开(公告)日：2018-06-05
申请号：CN201711037621.7
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/683
Abstract: 本发明实施例涉及晶片分离系统与方法。本公开涉及一种用于分离一对接合衬底的方法。在所述方法中，提供分离设备，其包含晶片卡盘、弹性晶片组合件及一组分开叶片。将所述对接合衬底放置在所述晶片卡盘上使得所述接合衬底对的第一衬底与卡盘顶部表面接触。将所述弹性晶片组合件放置在所述接合衬底对上方使得其第一表面与所述接合衬底对的第二衬底的上表面接触。将具有不同厚度的分开叶片对从彼此径向相对的所述对接合衬底的边缘插入于所述第一衬底与所述第二衬底之间，而同时向上牵拉所述第二衬底直到所述弹性晶片组合件使所述第二衬底从所述第一衬底弯曲。通过在所述接合衬底对的相对侧上提供不平衡初始扭矩，减少边缘缺陷及晶片破损。
-
公开(公告)号：CN106920810A
公开(公告)日：2017-07-04
申请号：CN201611131894.3
申请日：2016-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14689 , H01L27/146 , H01L27/1463 , H01L27/1464 , H01L27/14683
Abstract: 本发明的实施例提供了背照式(BSI)图像传感器器件，该器件被描述为具有形成在牺牲衬底上的像素隔离结构。感光层外延生长在像素隔离结构上方。在感光层中邻近像素隔离结构形成辐射检测区域。像素隔离结构包括介电材料。辐射检测区域包括光电二极管。通过牺牲衬底的平坦化去除产生BSI图像传感器器件的背侧表面以物理暴露像素隔离结构或至少光学暴露感光层。本发明的实施例还提供了一种用于制造图像传感器器件的方法。
-
公开(公告)号：CN105590846A
公开(公告)日：2016-05-18
申请号：CN201610055781.3
申请日：2010-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3065 , H01L21/8234 , H01L27/11 , H01L29/78
CPC classification number: H01L29/66636 , H01L21/02532 , H01L21/0262 , H01L21/02639 , H01L21/3065 , H01L21/823412 , H01L21/823425 , H01L27/1116 , H01L29/7848
Abstract: 本发明提供一种半导体结构的形成方法，该方法包括：提供一半导体基板；于该半导体基板的上方形成第一和第二栅极堆叠结构；于该半导体基板中形成第一和第二凹陷；进行一选择性成长步骤，以于该第一凹陷和该第二凹陷中成长一半导体材料，以同时且分别形成第一和第二外延区；以及进行该选择性成长步骤之后，对该第一和第二外延区进行一选择性回蚀刻步骤，其中使用包括用以成长该半导体材料的一第一气体和用以蚀刻该第一和第二外延区的一第二气体的工艺气体进行该选择性回蚀刻步骤。本发明可借由选择性回蚀刻步骤减少图案负载效应，以达到形成更均一的外延区，且改善外延区的轮廓。可减少甚至消除外延区的琢面。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.035 seconds)
