公开(公告)号：CN113206108B

公开(公告)日：2025-01-10

申请号：CN202011228572.7

申请日：2020-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  陈秋桦

IPC: H10D86/01 ,  H10D86/00

Abstract: 一种绝缘体上半导体(SOI)衬底包括：处理衬底；电荷捕获层，位于处理衬底之上且包含经氮掺杂的多晶硅；绝缘层，位于电荷捕获层之上；以及半导体材料层，位于绝缘层之上。在用于形成SOI衬底的退火工艺期间以及用于在半导体材料层上形成半导体器件的后续高温工艺期间，电荷捕获层中的氮原子会抑制晶粒生长。晶粒生长的减慢会减少SOI衬底的变形，且在制作半导体器件期间有利于光刻图案的重叠。电荷捕获层会抑制寄生表面传导层的形成，且在高频率操作(例如在千兆赫的范围内操作)期间会减少半导体器件与处理衬底的电容性耦合。

公开(公告)号：CN108122910B

公开(公告)日：2021-10-15

申请号：CN201710612931.0

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴啟明 ,  吴政达

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件，包含一半导体基材、一介电特征以及一磊晶特征。此磊晶特征是位于此半导体基材上。此磊晶特征具有一顶部中央部分与一角落部分。此角落部分比此顶部中央部分更靠近此介电特征，且此角落部分的一杂质浓度高于此顶部中央部分的一杂质浓度。

公开(公告)号：CN112582429A

公开(公告)日：2021-03-30

申请号：CN202011055346.3

申请日：2020-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  谢佳达 ,  巫国维 ,  张煜群 ,  曾映绫

IPC: H01L27/12 ,  H01L23/26 ,  H01L21/84

Abstract: 本申请的各个实施例针对一种用于形成具有厚器件层和厚绝缘体层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘体层，以及在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘体层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底执行蚀刻，直到到达器件层。因为器件层是通过外延形成的并且转移到处理衬底，所以器件层可以形成为具有较大的厚度。此外，因为外延不受绝缘体层的厚度的影响，所以绝缘体层可以形成为具有较大的厚度。本发明的实施例还涉及绝缘体上半导体(SOI)衬底及其形成方法、集成电路。

公开(公告)号：CN110875241A

公开(公告)日：2020-03-10

申请号：CN201910456703.8

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC: H01L21/762 ,  H01L27/12

Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

公开(公告)号：CN109817514A

公开(公告)日：2019-05-28

申请号：CN201811269495.2

申请日：2018-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  许咏恩 ,  陈龙 ,  吴政达 ,  杜友伦 ,  蔡维恭 ,  杨明哲

IPC: H01L21/02 ,  H01L21/18 ,  H01L21/20

Abstract: 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

公开(公告)号：CN109273463A

公开(公告)日：2019-01-25

申请号：CN201711248436.2

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱威超 ,  曾凯 ,  王志谦 ,  张浚威 ,  郭景森 ,  许峰嘉 ,  吴政达

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  G03F7/094 ,  G03F7/095 ,  G03F7/11 ,  G03F7/162 ,  G03F7/168 ,  G03F7/2004 ,  G03F7/32 ,  G03F7/38 ,  G03F7/40 ,  H01L21/0274 ,  H01L21/26513 ,  H01L21/3086 ,  H01L21/761 ,  H01L27/14683 ,  H01L27/14687

Abstract: 根据一些实施例，本发明提供用于形成基底制造的图案的技术的各种范例。在一范例中，方法包括接收基底。形成图案化光致抗蚀剂于基底上，图案化光致抗蚀剂具有定义于其中的沟槽。沉积电介质于图案化光致抗蚀剂上以及沟槽内，电介质从而使沟槽的宽度变窄以进一步定义沟槽。对由电介质所定义的沟槽下方的基底的区域进行制造工艺。

公开(公告)号：CN105931939B

公开(公告)日：2018-05-04

申请号：CN201510569374.X

申请日：2015-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴宗翰 ,  许耀文 ,  谭伦光 ,  游伟明 ,  王廷君

IPC: H01J37/317 ,  H01J37/304 ,  H01L21/265 ,  H01L21/66

CPC classification number: H01J37/3172 ,  H01J37/3026 ,  H01J37/304 ,  H01J2237/2814 ,  H01J2237/2815 ,  H01J2237/2817 ,  H01J2237/30461 ,  H01J2237/30483 ,  H01J2237/31703 ,  H01J2237/3171

Abstract: 本发明提供了一种用于生成参数图案的方法，包括：在工件的表面上的多个区域上实施多个测量，以获得多个测量结果；以及根据多个测量结果，通过计算机导出参数图案；其中，参数图案包括与工件的表面上的多个区域中的每个对应的多个区域性参数值。本发明提供了一种前馈半导体制造方法，包括：在工件的表面上形成具有期望的图案的层；根据针对具有期望的图案的层的空间维度测量来导出包括参数图案的控制信号，期望的图案分布在工件的表面的多个区域上方；以及根据控制信号，在工件的表面上实施离子注入。本发明还涉及生成参数图案的方法，离子注入方法和前馈半导体制造方法。

公开(公告)号：CN103489883B

公开(公告)日：2017-03-01

申请号：CN201310134088.1

申请日：2013-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈愉婷 ,  杨敦年 ,  刘人诚 ,  施宇豪 ,  王志谦 ,  周世培 ,  黄为栋 ,  吴政达

IPC: H01L27/146 ,  H01L21/027

CPC classification number: H01L21/0334 ,  H01L21/0337 ,  H01L27/14603 ,  H01L27/1464 ,  H01L27/14689

Abstract: 本发明公开了图像器件及其形成方法，其中图像传感器器件包括具有像素区和外围区的衬底。在外围区中蚀刻多个沟槽。第一沟槽的每一个均具有深度D1。在衬底上方形成掩模层。在像素区中，掩模层具有多个开口。间隔件形成在每个开口的内表面中。通过像素区中具有间隔件的每个开口蚀刻多个第二沟槽。第二沟槽的每一个均具有深度D2。深度D1大于深度D2。

公开(公告)号：CN106409885A

公开(公告)日：2017-02-15

申请号：CN201610555289.2

申请日：2016-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  张简旭珂 ,  孙钟仁 ,  陈明德 ,  王廷君 ,  程俊杰

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 一种半导体器件，包括：半导体鳍、衬里氧化物层、氮化硅基层和栅极氧化物层。半导体鳍具有顶面、与顶面邻近的第一侧表面、以及设置在第一侧表面下方并与第一侧表面邻近的第二侧表面。衬里氧化物层在周围围绕半导体鳍的第二侧表面。氮化硅基层设置为与衬里氧化物层共形。栅极氧化物层设置为与顶面和第一侧表面共形。本发明还提供了FINFET栅极氧化物的形成方法。

公开(公告)号：CN104347758B

公开(公告)日：2017-01-04

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。