Patent search ap:("台湾积体电路制造股份有限公司") AND inv:"曾映绫" Page 1

1.

发明公开
绝缘体上半导体（SOI）衬底及其形成方法、集成电路审中-实审

公开(公告)号：CN112582429A

公开(公告)日：2021-03-30

申请号：CN202011055346.3

申请日：2020-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 , 谢佳达 , 巫国维 , 张煜群 , 曾映绫

IPC: H01L27/12 , H01L23/26 , H01L21/84

Abstract: 本申请的各个实施例针对一种用于形成具有厚器件层和厚绝缘体层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘体层，以及在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘体层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底执行蚀刻，直到到达器件层。因为器件层是通过外延形成的并且转移到处理衬底，所以器件层可以形成为具有较大的厚度。此外，因为外延不受绝缘体层的厚度的影响，所以绝缘体层可以形成为具有较大的厚度。本发明的实施例还涉及绝缘体上半导体(SOI)衬底及其形成方法、集成电路。

Patent Agency Ranking