绝缘膜上硅(SOI)晶片上接触区的制造方法

    公开(公告)号:CN100390926C

    公开(公告)日:2008-05-28

    申请号:CN200410069268.7

    申请日:2004-07-15

    CPC classification number: H01L21/743 H01L21/76283 H01L21/76286

    Abstract: 本发明的半导体装置的制造方法提供一种具有上表面的中间结构,隔离沟道形成于中间结构上并且在中间结构上沉积绝缘材料,其中绝缘材料填入隔离沟道,多余的绝缘材料高于中间结构的上表面,去除一部分多余的绝缘材料,直至在中间结构的上表面形成一预定的绝缘材料厚度。然后在位于隔离沟道的绝缘材料中形成一接触开口,其中接触开口延伸至至少一部分的中间结构。然后将接触材料沉积在绝缘材料上,其中接触材料填入接触开口。接着去除多余的接触材料,其中多余的接触材料高于绝缘材料。最后去除多余的绝缘材料,直至暴露出中间结构的上表面。

    使用化学机械研磨法制造半导体元件的内连线结构的方法

    公开(公告)号:CN1761047A

    公开(公告)日:2006-04-19

    申请号:CN200510073299.4

    申请日:2005-06-03

    CPC classification number: H01L21/3212 B24B37/042

    Abstract: 本发明涉及一种使用化学机械研磨法制造半导体元件的内连线结构的方法,特别涉及一种用于制造半导体元件的化学机械研磨方法。首先,使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分,然后使用第二研磨平台与第二研磨浆移除第一内连线材料层的第二部分,接着使用第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分,以及使用第三研磨平台与第四研磨浆移除第二内连线材料层的第二部分。本发明所述使用化学机械研磨法制造半导体元件的内连线结构的方法可以提高半导体元件的产出。

    介电材料层结构
    5.
    发明授权

    公开(公告)号:CN1217389C

    公开(公告)日:2005-08-31

    申请号:CN02124398.0

    申请日:2002-06-21

    Abstract: 本发明公开了一种low-k介电材料层结构,该介电材料层结构包括:一基底;多个多孔性介电材料,由下往上依序设置于上述基底上;以及多个致密介电材料,交错地设置于上述多孔性介电材料间,其中所述多孔性介电材料的表面积由下往上递减。本发明的介电材料层结构可防止多孔性介电材料剥落(peeling)的问题发生。

    半导体器件和方法
    6.
    发明公开

    公开(公告)号:CN112864095A

    公开(公告)日:2021-05-28

    申请号:CN202010824089.9

    申请日:2020-08-17

    Abstract: 本公开涉及半导体器件和方法。在实施例中,一种方法包括:形成从衬底延伸的鳍;在鳍上方形成第一栅极掩模,第一栅极掩模具有第一宽度;在鳍上方形成第二栅极掩模,第二栅极掩模具有第二宽度,第二宽度大于第一宽度;在第一栅极掩模和第二栅极掩模上方沉积第一填充层;在第一填充层上方沉积第二填充层;利用化学机械抛光(CMP)工艺对第二填充层进行平坦化,执行CMP工艺直到第一填充层被暴露为止;以及利用回蚀工艺对第二填充层的剩余部分和第一填充层进行平坦化,该回蚀工艺以相同速率蚀刻第一填充层、第二填充层、第一栅极掩模和第二栅极掩模的材料。

    形成半导体装置的方法
    7.
    发明授权

    公开(公告)号:CN106935493B

    公开(公告)日:2020-03-03

    申请号:CN201611246910.3

    申请日:2016-12-29

    Abstract: 本案揭露一种形成半导体装置的方法。此方法包含提供一前驱物,其具有一基板和位于基板上的栅极堆叠,而栅极堆叠各包含一电极层、一第一硬罩(HM)层在电极层上,和一第二HM层其在第一HM层上。此方法进一步地包含沉积一介电层在基板和栅极堆叠上,且填充栅极堆叠之间的空间;并且执行一第一化学机械平坦化(CMP)程序以部分地移除介电层。此方法更进一步地包含执行一蚀刻程序以移除第二HM层且部分地移除介电层,借以暴露第一HM层。此方法更进一步地包含执行第二CMP制程直到至少部分地移除第一HM层。

    形成半导体装置的方法
    8.
    发明公开

    公开(公告)号:CN106935493A

    公开(公告)日:2017-07-07

    申请号:CN201611246910.3

    申请日:2016-12-29

    Abstract: 本案揭露一种形成半导体装置的方法。此方法包含提供一前驱物,其具有一基板和位于基板上的栅极堆叠,而栅极堆叠各包含一电极层、一第一硬罩(HM)层在电极层上,和一第二HM层其在第一HM层上。此方法进一步地包含沉积一介电层在基板和栅极堆叠上,且填充栅极堆叠之间的空间;并且执行一第一化学机械平坦化(CMP)程序以部分地移除介电层。此方法更进一步地包含执行一蚀刻程序以移除第二HM层且部分地移除介电层,借以暴露第一HM层。此方法更进一步地包含执行第二CMP制程直到至少部分地移除第一HM层。

    使用化学机械研磨法制造半导体元件的内连线结构的方法

    公开(公告)号:CN100353521C

    公开(公告)日:2007-12-05

    申请号:CN200510073299.4

    申请日:2005-06-03

    CPC classification number: H01L21/3212 B24B37/042

    Abstract: 本发明涉及一种使用化学机械研磨法制造半导体元件的内连线结构的方法,特别涉及一种用于制造半导体元件的化学机械研磨方法。首先,使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分,然后使用第二研磨平台与第二研磨浆移除第一内连线材料层的第二部分,接着使用第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分,以及使用第三研磨平台与第四研磨浆移除第二内连线材料层的第二部分。本发明所述使用化学机械研磨法制造半导体元件的内连线结构的方法可以提高半导体元件的产出。

Patent Agency Ranking