公开(公告)号：CN1610058A

公开(公告)日：2005-04-27

申请号：CN200410069268.7

申请日：2004-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯全评 ,  章勋明 ,  陈盈和 ,  曾同庆

IPC: H01L21/00

CPC classification number: H01L21/743 ,  H01L21/76283 ,  H01L21/76286

Abstract: 本发明的半导体装置的制造方法提供一种具有上表面的中间结构，隔离沟道形成于中间结构上并且在中间结构上沉积绝缘材料，其中绝缘材料填入隔离沟道，多余的绝缘材料高于中间结构的上表面，去除一部分多余的绝缘材料，直至在中间结构的上表面形成一预定的绝缘材料厚度。然后在位于隔离沟道的绝缘材料中形成一接触开口，其中接触开口延伸至至少一部分的中间结构。然后将接触材料沉积在绝缘材料上，其中接触材料填入接触开口。接着去除多余的接触材料，其中多余的接触材料高于绝缘材料。最后去除多余的绝缘材料，直至暴露出中间结构的上表面。

公开(公告)号：CN100390926C

公开(公告)日：2008-05-28

申请号：CN200410069268.7

申请日：2004-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯全评 ,  章勋明 ,  陈盈和 ,  曾同庆

IPC: H01L21/00

CPC classification number: H01L21/743 ,  H01L21/76283 ,  H01L21/76286

Abstract: 本发明的半导体装置的制造方法提供一种具有上表面的中间结构，隔离沟道形成于中间结构上并且在中间结构上沉积绝缘材料，其中绝缘材料填入隔离沟道，多余的绝缘材料高于中间结构的上表面，去除一部分多余的绝缘材料，直至在中间结构的上表面形成一预定的绝缘材料厚度。然后在位于隔离沟道的绝缘材料中形成一接触开口，其中接触开口延伸至至少一部分的中间结构。然后将接触材料沉积在绝缘材料上，其中接触材料填入接触开口。接着去除多余的接触材料，其中多余的接触材料高于绝缘材料。最后去除多余的绝缘材料，直至暴露出中间结构的上表面。

公开(公告)号：CN1540741A

公开(公告)日：2004-10-27

申请号：CN03122408.3

申请日：2003-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾同庆 ,  章勋明 ,  杨礼嘉 ,  侯全评

IPC: H01L21/76

Abstract: 一种浅沟渠隔离的平坦化方法，至少包含下列步骤：提供一基材；依序在该基材上形成垫氧化层及掩膜层；在该垫氧化层及该掩膜层中形成开口，并且暴露出该基材；蚀刻暴露的该基材，以在该基材中形成沟渠；在该基材的该沟渠中形成介电层，且所述介电层高于该掩膜层；进行第一平坦化步骤，由第一研浆移除一部分的该介电层，并暴露出该掩膜层；进行第二平坦化步骤，由第二研浆移除另一部分的该介电层及一部分的该掩膜层，其中该第一平坦化步骤的移除速率高于该第二平坦化步骤；移除另一部分的该掩膜层；以及移除该垫氧化层。由以上方法，可在制程中保护组件区域，并且在晶圆区域及晶粒区域形成均匀表面结构的浅沟渠隔离。

公开(公告)号：CN100472712C

公开(公告)日：2009-03-25

申请号：CN200610083522.8

申请日：2006-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈朝祺 ,  侯全评

IPC: H01L21/02 ,  H01L21/8242 ,  H01L21/00

CPC classification number: H01L27/1087 ,  H01L27/10829 ,  H01L29/945

Abstract: 本发明是有关于一种形成沟渠电容的方法，是以下列制造步骤来揭示。在一半导体基材上形成沟渠。沉积第一沟渠介电层于此沟渠内，且第一沟渠介电层的高度并未达到此沟渠的全部高度。于第一沟渠介电层上并沿着此沟渠的内侧表面形成蚀刻终止层(Etch Stop Layer)。沉积第二沟渠介电层于蚀刻终止层上。去除第二沟渠介电层和蚀刻终止层，以暴露出第一沟渠介电层。于第一沟渠介电层上形成导电层，以使导电层、第一沟渠介电层和半导体基材作用为沟渠电容。

公开(公告)号：CN1971846A

公开(公告)日：2007-05-30

申请号：CN200610083522.8

申请日：2006-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈朝祺 ,  侯全评

IPC: H01L21/02 ,  H01L21/8242 ,  H01L21/00

CPC classification number: H01L27/1087 ,  H01L27/10829 ,  H01L29/945

Abstract: 本发明是有关于一种形成沟渠电容的方法，是以下列制造步骤来揭示。在一半导体基材上形成沟渠，沉积第一沟渠介电层于此沟渠内，且第一沟渠介电层的高度并未达到此沟渠的全部高度。于第一沟渠介电层上并沿着此沟渠的内侧表面形成蚀刻终止层(Etch Stop Layer)。沉积第二沟渠介电层于蚀刻终止层上。去除第二沟渠介电层和蚀刻终止层，以暴露出第一沟渠介电层。于第一沟渠介电层上形成导电层，以使导电层、第一沟渠介电层和半导体基材作用为沟渠电容。