公开(公告)号：CN113540049B

公开(公告)日：2025-03-07

申请号：CN202110410049.4

申请日：2021-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林咏淇 ,  邱文智

IPC: H10D80/30 ,  H01L21/50 ,  H01L21/56

Abstract: 一种半导体器件封装件包括在界面处直接接合至第二管芯的第一管芯，其中该界面包括导体与导体键。该半导体器件封装件还包括围绕该第一管芯和该第二管芯的密封剂以及延伸穿过该密封剂的多个贯通孔。该多个贯通孔邻近该第一管芯和该第二管芯设置。该半导体器件封装件还包括延伸穿过该密封剂的多个热通孔以及电连接至该第一管芯、该第二管芯、和该多个贯通孔的再分布结构。该多个热通孔在该第二管芯的表面上并与第一管芯相邻地设置。根据本申请的实施例，还提供了制造半导体封装件的方法。

公开(公告)号：CN113314553B

公开(公告)日：2025-03-07

申请号：CN202110176458.2

申请日：2021-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  余振华

IPC: H10F39/18

Abstract: 提供半导体器件及其形成方法。半导体器件包括：第一逻辑管芯，包括第一通孔；图像传感器管芯，混合接合至第一逻辑管芯；以及第二逻辑管芯，接合至第一逻辑管芯。第一逻辑管芯的前侧面向图像传感器管芯的前侧。第二逻辑管芯的前侧面向第一逻辑管芯的后侧。第二逻辑管芯包括电耦合至第一通孔的第一导电焊盘。

公开(公告)号：CN113809018B

公开(公告)日：2024-09-06

申请号：CN202110755531.1

申请日：2021-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  余振华 ,  林士庭 ,  卢思维

IPC: H01L23/16 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 在实施例中，一种集成电路器件包括：中介层；第一集成电路器件，利用介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件利用介电对介电接合和金属对金属接合与中介层接合；缓冲层，围绕第一集成电路器件和第二集成电路器件，缓冲层包括具有第一杨氏模量的应力降低材料；以及密封剂，围绕缓冲层、第一集成电路器件和第二集成电路器件，密封剂包括具有第二杨氏模量的模制材料，第一杨氏模量小于第二杨氏模量。在一些实施例中，本发明还提供了集成电路器件及其形成方法。

公开(公告)号：CN116884857A

公开(公告)日：2023-10-13

申请号：CN202310528841.9

申请日：2023-05-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志伟 ,  施应庆 ,  邱文智

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/498 ,  H01L23/528 ,  H01L23/532 ,  H01L25/16

Abstract: 根据本申请的实施例，提供了一种用于形成封装件的方法包括形成第一封装组件，形成第一封装组件包括形成具有第一顶表面的第一介电层，以及形成第一导电部件。第一导电部件包括嵌入在第一介电层中的通孔，以及具有高于第一介电层的第一顶表面的第二顶表面的金属凸块。该方法还包括分配光敏层，其中光敏层覆盖金属凸块，并且执行光刻工艺以在光敏层中形成凹槽。金属凸块暴露于凹槽，并且光敏层具有高于金属凸块的第三顶表面。第二封装组件接合到第一封装组件，并且焊料区域延伸到凹槽中以将金属凸块接合到第二封装组件中的第二导电部件。根据本申请的其他实施例，还提供了封装件结构。

公开(公告)号：CN114975133A

公开(公告)日：2022-08-30

申请号：CN202210116113.2

申请日：2022-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  杨固峰 ,  钟明慈

IPC: H01L21/50 ,  H01L21/60

Abstract: 本公开涉及异质电介质键合方案。一种方法包括：将第一封装组件置为与第二封装组件接触。第一封装组件包括第一电介质层，该第一电介质层包括第一电介质材料，并且第一电介质材料是基于氧化硅的电介质材料。第二封装组件包括第二电介质层，该第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料。第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合。执行退火工艺以将第一电介质层与第二电介质层进行键合。

公开(公告)号：CN114927497A

公开(公告)日：2022-08-19

申请号：CN202210133314.3

申请日：2022-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡秀 ,  邱文智 ,  余振华

IPC: H01L23/538 ,  H01L21/48

Abstract: 方法包括：形成第一钝化层；在第一钝化层上方形成金属焊盘；在金属焊盘上方形成具有平坦顶面的平坦化层；以及对平坦化层进行图案化以形成第一开口。金属焊盘的顶面通过第一开口露出。该方法还包括形成延伸至第一开口中的聚合物层，以及对聚合物层进行图案化以形成第二开口。金属焊盘的顶面通过第二开口露出。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN114823352A

公开(公告)日：2022-07-29

申请号：CN202110735826.2

申请日：2021-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承祐 ,  杨固峰 ,  邱文智

IPC: H01L21/48 ,  H01L23/488

Abstract: 一种方法，包括：形成位于晶圆的互连结构上方的导电焊盘，形成位于导电焊盘上方的覆盖层，形成覆盖覆盖层的介电层，以及蚀刻介电层，以形成位于介电层中的开口。覆盖层暴露至开口。然后实施湿式清洁工艺至晶圆上。在湿式清洁工艺期间，覆盖层的顶面暴露至用于实施湿式清洁工艺的化学溶液。该方法还包括沉积延伸进入开口的导电的扩散势垒，以及沉积位于导电的扩散势垒上方的导电材料。本申请的实施例提供了集成电路器件的接合结构及其形成方法。

公开(公告)号：CN112151482A

公开(公告)日：2020-12-29

申请号：CN201910915015.3

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟明慈 ,  余振华 ,  杨固峰 ,  林咏淇 ,  邱文智

IPC: H01L23/48 ,  H01L21/768

Abstract: 公开一种半导体装置，所述半导体装置包括改进的隔离接合膜。在实施例中，一种半导体装置包括：第一管芯，接合到封装衬底，第一管芯包括延伸穿过衬底的通孔，通孔在衬底的顶表面上方延伸；第一介电膜，沿着封装衬底的顶表面、沿着衬底的顶表面且沿着第一管芯的侧壁延伸，通孔延伸穿过第一介电膜；第二管芯，接合到第一介电膜及通孔；以及包封体，位于封装衬底、第一管芯、第一介电膜及第二管芯之上。

公开(公告)号：CN112086407A

公开(公告)日：2020-12-15

申请号：CN202010069953.9

申请日：2020-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许家豪 ,  林咏淇 ,  邱文智

IPC: H01L23/31 ,  H01L21/60 ,  H01L25/065

Abstract: 本发明实施例提供集成电路封装以及形成所述集成电路封装的方法。一种集成电路封装包括至少一个第一管芯、多个凸块、第二管芯以及介电层。所述凸块在所述至少一个第一管芯的第一侧电连接到所述至少一个第一管芯。所述第二管芯在所述至少一个第一管芯的第二侧电连接到所述至少一个第一管芯。所述至少一个第一管芯的所述第二侧与所述第一侧相对。所述介电层设置在所述至少一个第一管芯与所述第二管芯之间且覆盖所述至少一个第一管芯的侧壁。

公开(公告)号：CN110931476A

公开(公告)日：2020-03-27

申请号：CN201811353356.8

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖佑广 ,  蔡承竣 ,  余振华 ,  陈方正 ,  邱文智 ,  巫秉融

IPC: H01L25/16 ,  H01L23/58 ,  G02B6/42 ,  G02B6/43 ,  G02B6/122

Abstract: 半导体封装件包括第一光学收发器、第二光学收发器、第三光学收发器及等离子体波导。所述第一光学收发器包括用于发送及接收光信号的至少一个光学输入/输出部。所述第二光学收发器堆叠在所述第一光学收发器上。所述第三光学收发器包括用于发送及接收光信号的至少一个光学输入/输出部。所述第三光学收发器堆叠在所述第二光学收发器上。所述等离子体波导穿透所述第二光学收发器且光学耦接所述第一光学收发器的所述至少一个光学输入/输出部及所述第三光学收发器的所述至少一个光学输入/输出部。