-
公开(公告)号：CN113540049B
公开(公告)日：2025-03-07
申请号：CN202110410049.4
申请日：2021-04-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体器件封装件包括在界面处直接接合至第二管芯的第一管芯，其中该界面包括导体与导体键。该半导体器件封装件还包括围绕该第一管芯和该第二管芯的密封剂以及延伸穿过该密封剂的多个贯通孔。该多个贯通孔邻近该第一管芯和该第二管芯设置。该半导体器件封装件还包括延伸穿过该密封剂的多个热通孔以及电连接至该第一管芯、该第二管芯、和该多个贯通孔的再分布结构。该多个热通孔在该第二管芯的表面上并与第一管芯相邻地设置。根据本申请的实施例，还提供了制造半导体封装件的方法。
-
-
公开(公告)号：CN112151482A
公开(公告)日：2020-12-29
申请号：CN201910915015.3
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768
Abstract: 公开一种半导体装置，所述半导体装置包括改进的隔离接合膜。在实施例中，一种半导体装置包括：第一管芯，接合到封装衬底，第一管芯包括延伸穿过衬底的通孔，通孔在衬底的顶表面上方延伸；第一介电膜，沿着封装衬底的顶表面、沿着衬底的顶表面且沿着第一管芯的侧壁延伸，通孔延伸穿过第一介电膜；第二管芯，接合到第一介电膜及通孔；以及包封体，位于封装衬底、第一管芯、第一介电膜及第二管芯之上。
-
公开(公告)号：CN112086407A
公开(公告)日：2020-12-15
申请号：CN202010069953.9
申请日：2020-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L21/60 , H01L25/065
Abstract: 本发明实施例提供集成电路封装以及形成所述集成电路封装的方法。一种集成电路封装包括至少一个第一管芯、多个凸块、第二管芯以及介电层。所述凸块在所述至少一个第一管芯的第一侧电连接到所述至少一个第一管芯。所述第二管芯在所述至少一个第一管芯的第二侧电连接到所述至少一个第一管芯。所述至少一个第一管芯的所述第二侧与所述第一侧相对。所述介电层设置在所述至少一个第一管芯与所述第二管芯之间且覆盖所述至少一个第一管芯的侧壁。
-
公开(公告)号：CN106952833A
公开(公告)日：2017-07-14
申请号：CN201610849228.7
申请日：2016-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/52 , H01L23/538 , H01L21/56 , H01L23/31
Abstract: 一种方法包括在第一载体上方放置多个第一器件管芯，其中，多个第一器件管芯和第一载体组合形成第一复合晶圆。第一复合晶圆接合至第二晶圆，并且通过混合接合，多个第一器件管芯接合至第二晶圆中的多个第二器件管芯。该方法还包括：从多个第一器件管芯分离第一载体，将多个第一器件管芯密封在密封材料中，以及在多个第一器件管芯和密封材料上方形成互连结构。本发明实施例涉及一种封装件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN104425451A
公开(公告)日：2015-03-18
申请号：CN201310603941.X
申请日：2013-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L21/76898 , H01L21/76849 , H01L23/481 , H01L23/53209 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及具有衬底通孔结构的器件及其形成方法。本发明的器件包括：位于半导体衬底上的第一介电层、形成在第一介电层中的栅电极、以及穿透第一介电层并延伸至半导体衬底内的衬底通孔（TSV）结构。TSV结构包括导电层、环绕导电层的扩散阻挡层以及环绕扩散阻挡层的隔离层。在TSV结构的导电层的顶面上形成包括钴的覆盖层。
-
公开(公告)号：CN102234830B
公开(公告)日：2014-04-16
申请号：CN201010173762.3
申请日：2010-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: C25D17/00 , C25D5/02 , H01L21/768
Abstract: 本发明一实施例提供一种电镀装置及于基板上电镀导电层的方法，其中电镀装置包括：基座，用以承载承载基板及设置于承载基板上的待电镀基板，其中待电镀基板上具有图案化材料层，图案化材料层具有至少一开口，露出待电镀基板上的待电镀区，以及密封环，用于设置于待电镀基板上以将电镀液局限于待电镀区之上，其中密封环包括至少一凸出部分，用以接触承载基板以阻挡电镀液溢流至基座上。通过密封环的设置而使密封环上的凸出部抵住并接触承载基板，可有效阻挡电镀液的溢流。尤其，当承载基板所设置的待电镀基板中因需形成穿基底导电结构而薄化时，确实且有效地避免电镀工艺所用的电镀液渗透至基座更形重要。
-
公开(公告)号：CN103681549A
公开(公告)日：2014-03-26
申请号：CN201210539996.4
申请日：2012-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L23/528 , H01L21/76898 , H01L23/3114 , H01L23/3171 , H01L23/481 , H01L23/525 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L23/53271 , H01L24/05 , H01L24/13 , H01L27/088 , H01L2224/0401 , H01L2224/05024 , H01L2224/05552 , H01L2224/05567 , H01L2224/0557 , H01L2224/05572 , H01L2224/06181 , H01L2224/13022 , H01L2224/13025 , H01L2224/13111 , H01L2924/00014 , H01L2924/12042 , H01L2924/13091 , H01L2924/01047 , H01L2924/01029 , H01L2924/00012 , H01L2924/00
Abstract: 一种装置包括形成在衬底中的通孔。通孔耦合在衬底的第一侧和第二侧之间。通孔包括紧邻衬底的第二侧的底部，其中，底部由导电材料形成。通孔进一步包括由导电材料形成的侧壁部和形成在侧壁部之间的中部，其中，中部由介电材料形成。本发明还提供了通孔结构及方法。
-
-
公开(公告)号：CN118280975A
公开(公告)日：2024-07-02
申请号：CN202311657487.6
申请日：2023-12-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一实施例中，装置包括集成电路管芯，集成电路管芯包括第一侧壁、第二侧壁和第三侧壁，其中集成电路管芯的第三侧壁连接到集成电路管芯的第一侧壁和集成电路管芯的第二侧壁，其中集成电路管芯的第三侧壁形成集成电路管芯的倒角；第一电介质围绕集成电路管芯；半导体特征设置在集成电路管芯之上，其中半导体特征包括第一侧壁、第二侧壁和第三侧壁，其中半导体特征的第三侧壁连接到半导体特征的第一侧壁和半导体特征的第二侧壁，且形成半导体特征的倒角；以及围绕半导体特征的第二电介质。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.032 seconds)
