-
公开(公告)号：CN114975133A
公开(公告)日：2022-08-30
申请号：CN202210116113.2
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及异质电介质键合方案。一种方法包括：将第一封装组件置为与第二封装组件接触。第一封装组件包括第一电介质层，该第一电介质层包括第一电介质材料，并且第一电介质材料是基于氧化硅的电介质材料。第二封装组件包括第二电介质层，该第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料。第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合。执行退火工艺以将第一电介质层与第二电介质层进行键合。
-
公开(公告)号：CN114823352A
公开(公告)日：2022-07-29
申请号：CN202110735826.2
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/488
Abstract: 一种方法，包括：形成位于晶圆的互连结构上方的导电焊盘，形成位于导电焊盘上方的覆盖层，形成覆盖覆盖层的介电层，以及蚀刻介电层，以形成位于介电层中的开口。覆盖层暴露至开口。然后实施湿式清洁工艺至晶圆上。在湿式清洁工艺期间，覆盖层的顶面暴露至用于实施湿式清洁工艺的化学溶液。该方法还包括沉积延伸进入开口的导电的扩散势垒，以及沉积位于导电的扩散势垒上方的导电材料。本申请的实施例提供了集成电路器件的接合结构及其形成方法。
-
公开(公告)号：CN112151482A
公开(公告)日：2020-12-29
申请号：CN201910915015.3
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768
Abstract: 公开一种半导体装置，所述半导体装置包括改进的隔离接合膜。在实施例中，一种半导体装置包括：第一管芯，接合到封装衬底，第一管芯包括延伸穿过衬底的通孔，通孔在衬底的顶表面上方延伸；第一介电膜，沿着封装衬底的顶表面、沿着衬底的顶表面且沿着第一管芯的侧壁延伸，通孔延伸穿过第一介电膜；第二管芯，接合到第一介电膜及通孔；以及包封体，位于封装衬底、第一管芯、第一介电膜及第二管芯之上。
-
公开(公告)号：CN106206499B
公开(公告)日：2019-01-11
申请号：CN201510298785.X
申请日：2015-06-03
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了半导体器件和方法，该方法利用单个掩模来形成用于衬底通孔以及介电通孔的开口。在实施例中，在第一半导体器件和第二半导体器件上方和之间沉积接触蚀刻停止层。在第一半导体器件和第二半导体器件之间的接触蚀刻停止层上方沉积介电材料。利用接触蚀刻停止层和介电材料的不同材料，使得单个掩模可以用于形成穿过第一半导体器件的衬底通孔并且以形成穿过介电材料的介电通孔。
-
公开(公告)号：CN104425451A
公开(公告)日：2015-03-18
申请号：CN201310603941.X
申请日：2013-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L21/76898 , H01L21/76849 , H01L23/481 , H01L23/53209 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及具有衬底通孔结构的器件及其形成方法。本发明的器件包括：位于半导体衬底上的第一介电层、形成在第一介电层中的栅电极、以及穿透第一介电层并延伸至半导体衬底内的衬底通孔（TSV）结构。TSV结构包括导电层、环绕导电层的扩散阻挡层以及环绕扩散阻挡层的隔离层。在TSV结构的导电层的顶面上形成包括钴的覆盖层。
-
Patent Agency Ranking
公开(公告)号：CN101752238B
公开(公告)日：2012-11-07
申请号：CN200910149654.X
申请日：2009-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/302 , H01L21/301 , H01L21/50 , H01L21/60
CPC classification number: H01L21/486 , H01L21/76898 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/13009 , H01L2224/13111 , H01L2224/13139 , H01L2224/13147 , H01L2224/14181 , H01L2224/16146 , H01L2224/32145 , H01L2224/73203 , H01L2224/73204 , H01L2224/94 , H01L2225/06513 , H01L2225/06541 , H01L2924/01019 , H01L2224/11
Abstract: 本发明实施例提供一种半导体元件的形成方法，包括提供晶片，具有第一侧面及相反的第二侧面，晶片包括至少一导电插塞，穿过晶片的至少一部分；保护晶片的位于第二侧面上的边缘；将晶片的第二侧面薄化以露出至少一导电插塞而不将第二侧面的边缘薄化；以及将晶片的薄化后部分与未薄化的边缘分离。利用本发明提供的新方法，在形成TSVs时，可减少或避免薄化晶片在随后的处理或工艺期间受到伤害。
-
公开(公告)号：CN101847588B
公开(公告)日：2012-05-09
申请号：CN201010143184.9
申请日：2010-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L21/58 , H01L21/68 , H01L21/302
Abstract: 本发明公开一种半导体工艺，包括在以一保护层进行封胶的薄化晶片的边缘处形成一支撑结构。支撑结构可为围绕保护层的一粘着层、埋入于薄化晶片并围绕保护层的填有介电材料的沟槽、或是固定薄化晶片边缘的外罩。
-
公开(公告)号：CN101339893A
公开(公告)日：2009-01-07
申请号：CN200810001881.3
申请日：2008-01-17
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B24B7/228 , B24B37/013 , H01L22/26 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种判断晶圆薄化的方法、装置结构、机构及其制造方法，包括从半导体装置的背面磨除基材材料。侦测研磨装置内的电流变化，此电流变化是回应于基材材料暴露出的多个第一组装置结构，其中上述的磨除步骤是回应于侦测到的电流变化而停止。进行抛光步骤修复表面，并继续移除一额外量的基材材料。监测基材材料暴露出的多个其他一或多组装置结构，以判断移除基材材料的额外量，其中此些其他一或多组装置结构是位于半导体装置内之一已知深度处，且此已知深度不同于此些第一组装置结构所在的深度。
-
公开(公告)号：CN119400767A
公开(公告)日：2025-02-07
申请号：CN202411424792.5
申请日：2024-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/50 , H01L23/538 , H01L23/528 , H01L21/768 , H01L23/367
Abstract: 本公开实施例涉及集成电路(IC)结构。IC结构包括具有前侧和与前侧相对的背侧的半导体器件。第一互连结构设置在半导体器件的前侧上。第一互连结构包括具有多个层间介电(ILD)层的第一介电结构。第二介电结构设置在半导体器件的背侧上。第二介电结构包括具有大于ILD层的热导率的热导率的第一高热导率层。本申请的实施例还涉及集成电路(IC)结构及其形成方法。
-
公开(公告)号：CN118712200A
公开(公告)日：2024-09-27
申请号：CN202410739898.8
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L23/373
Abstract: 提供了半导体结构和方法。根据本公开的半导体结构包括半导体衬底、设置在半导体衬底上的高Kappa介电层、设置在高Kappa介电层上方的第一多个纳米结构、设置在第一多个纳米结构上方的中间介电层，位于中间介电层上方的第二多个纳米结构，环绕第一多个纳米结构的第一栅极结构，环绕第二多个纳米结构的第二栅极结构。高Kappa介电层包括金属氮化物、金属氧化物、碳化硅、石墨烯或金刚石。本公开的实施例还提供了形成半导体结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.034 seconds)
