-
公开(公告)号：CN119517857A
公开(公告)日：2025-02-25
申请号：CN202411534837.4
申请日：2024-10-30
Applicant: 瑞能微恩半导体(上海)有限公司
Abstract: 本申请提供了一种功率器件及半导体装置。功率器件包括外壳和支撑件，外壳包括顶壁、抵持件和底壁，顶壁和底壁沿第一方向相对设置，抵持件连接于顶壁和底壁之间，外壳还开设有通孔，通孔沿第一方向延伸并贯穿顶壁、抵持件和底壁，以便能够使紧固件穿过通孔将功率器件固定于目标安装件上。支撑件连接于顶壁和底壁之间，并沿抵持件的外周设置。根据本申请能够有效地提高功率器件的可靠性。
-
公开(公告)号：CN118943084B
公开(公告)日：2025-02-25
申请号：CN202411432738.5
申请日：2024-10-14
Applicant: 深圳市鲁光电子科技有限公司
Abstract: 本发明公开了一种半导体芯片封装结构及封装方法，涉及半导体芯片封装技术领域，一种半导体芯片封装结构，其包括：芯片和基板，基板包括：芯片安装区，所述芯片设置于所述芯片安装区；非安装区；空腔，包括第一空腔和第二空腔，所述第一空腔设置于所述芯片安装区与所述非安装区之间，以隔断或部分隔断所述芯片安装区和所述非安装区，所述第二空腔设置于所述芯片安装区的底部与基板的底面之间；缓冲部，所述缓冲部填充于所述第一空腔和所述第二空腔内。第一空腔和第二空腔的双空腔设计有效减轻了芯片在芯片安装区域底部和侧面的机械应力传递，尤其是在振动和冲击作用下，减缓了连接器件脆弱部位的损伤风险，保证了元器件的机械稳定性。
-
公开(公告)号：CN119480862A
公开(公告)日：2025-02-18
申请号：CN202510069051.8
申请日：2025-01-16
Applicant: 深圳电通纬创微电子股份有限公司
IPC: H01L25/065 , H01L23/04 , H01L23/16 , H01L23/10 , H01L23/367 , H01L23/40 , H01L23/49 , H10D80/30
Abstract: 本发明提出了一种多芯片封装的集成电路封装结构，涉及芯片封装技术领域，包括封装盒，封装盒的一侧贯穿开设有多个芯片装槽间隔布置，芯片装槽的底部内部的两侧均开设有针脚安装槽，针脚安装槽内设置有填充片，填充片能够填充满针脚安装槽，且填充片的顶面与芯片装槽的底部内壁平齐，芯片装槽的两侧内壁开设有收纳槽，填充片能够收纳进入收纳槽内；收纳槽内安装有压紧条。本发明提出了一种多芯片封装的集成电路封装结构，通过设置的封装盒、填充片、压紧条、散热片和调节结构，确保芯片的拆卸，减少在拆装过程中出现卡顿的情况，还能同时完成针脚的压紧和散热片的安装，减少安装和拆卸的工序，提高工作效率，操作简单便捷。
-
公开(公告)号：CN119447038A
公开(公告)日：2025-02-14
申请号：CN202310938904.8
申请日：2023-07-28
Applicant: 同欣电子工业股份有限公司
Abstract: 本申请公开一种感测器封装结构及其感测模块。所述感测器封装结构包含一基板、设置且电性耦接于所述基板的一感测芯片、设置于所述感测芯片的一环形支撑层及设置于所述环形支撑层的一透光层。所述环形支撑层包含有位于相反侧的一内环面与一外环面，并且所述内环面与所述外环面的至少其中之一形成有多个圆端微结构，其依序相连并围绕于所述感测芯片的一感测区域。每个所述圆端微结构的末端为半径小于1微米的一圆角部。所述透光层、所述环形支撑层的所述内环面及所述感测芯片共同包围形成有一封闭空间。据此，每个所述圆端微结构能以具有特定条件的所述圆角部来降低所述环形支撑层产生应力集中的情况。
-
公开(公告)号：CN119419189A
公开(公告)日：2025-02-11
申请号：CN202411645113.7
申请日：2024-11-18
Applicant: 苏州华沅微电子有限公司
Inventor： 杨兵兵
IPC: H01L23/49 , H01L23/16 , H01L23/32 , H01L23/31 , H01L23/367 , H01L23/473 , H01L23/10 , H01L23/04
Abstract: 本发明公开了一种散热保护型半导体封装结构，包括上壳体与下壳体，所述下壳体的顶部中心安装有定位板，所述定位板的内部安装有电性连接件，所述电性连接件的内侧安装有芯片，所述电性连接件的顶部通过压点等距设置有可以活动的引脚，所述上壳体的内侧顶部安装有降温机构。本发明在芯片与外界元件没有安装时，引脚与连接片成断开结构，此时引脚会朝向外侧移动，同时会带动连接块与固定块平齐使得上壳体与下壳体之间成密封状态，使得封装在运输或者其他状态下对内部进行防护，避免出现灰尘进入到内部的情况，在芯片与外界元件需要安装时，引脚与连接片进行连接，此时引脚会带动连接块与固定块错位形成通道，便于将芯片产生的热量散发出去。
-
公开(公告)号：CN112820702B
公开(公告)日：2025-01-21
申请号：CN202010550378.4
申请日：2020-06-16
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/498 , H01L23/16 , H01L25/07
Abstract: 公开了一种具有加强结构的半导体封装件。所述半导体封装件包括基板、位于所述基板上的内插件以及均位于所述内插件上的第一逻辑芯片、第二逻辑芯片、存储器堆叠和加强芯片。所述第一逻辑芯片和所述第二逻辑芯片彼此相邻。每个存储器堆叠与所述第一逻辑芯片和所述第二逻辑芯片中的相应的逻辑芯片相邻。每个存储器堆叠包括多个堆叠的存储器芯片。每个加强芯片设置在相应的存储器堆叠之间，以与所述第一逻辑芯片与所述第二逻辑芯片之间的边界区域对齐且交叠。
-
公开(公告)号：CN119181679A
公开(公告)日：2024-12-24
申请号：CN202411388954.4
申请日：2024-10-08
Applicant: 深圳市金誉半导体股份有限公司
Abstract: 本发明涉及半导体封装技术领域，具体而言，涉及一种半导体的封装结构，包括有封装件、金属框架、引脚、顶板、散热件、底板和芯片本体等；封装件底部安装有底板，封装件顶部卡接式连接有散热件，散热件顶部连接有顶板，散热件内设有散热组件，封装件内下侧安装有金属框架，金属框架两处均匀连接有多个引脚，引脚从封装件两处伸出，封装件内卡接有芯片本体。通过隔热管、弧形架、毛细管和连接管等组件，实现热量的快速吸收和均匀分布，确保芯片在工作时维持较低温度，提高工作稳定性和寿命；吸球与金属框架磁性配合、卡块与弹簧组合，确保芯片本体在封装件内部稳固，即使在震动或冲击环境下也能保持良好电气连接。
-
公开(公告)号：CN119028843A
公开(公告)日：2024-11-26
申请号：CN202411125791.0
申请日：2024-08-15
Applicant: 盛合晶微半导体(江阴)有限公司
IPC: H01L21/52 , H01L21/56 , H01L23/373 , H01L23/367 , H01L23/16
Abstract: 本申请提供一种芯片封装结构的制备方法及芯片封装结构。制备方法包括以下步骤：在基板上安装芯片；在芯片的背面上设置环形围坝；安装散热盖，散热盖包括侧围和顶盖部，侧围周向环绕于顶盖部，顶盖部朝向芯片的一侧设有凸台；顶盖部设有贯通顶盖部的注入孔和排气孔，注入孔和排气孔位于顶盖部的凸台的周围；侧围安装在基板上，顶盖部安装在环形围坝上，顶盖部的注入孔、排气孔以及凸台都位于环形围坝内，凸台侧壁与环形围坝设有预定间距，顶盖部与芯片的背面及芯片的环形围坝围绕形成容纳腔，容纳腔通过注入孔和排气孔与外界连通；在预定环境环境温度条件下，从注入孔向容纳腔注入熔融铟，待熔融铟灌满容纳腔后，将注入孔和排气孔密封。
-
公开(公告)号：CN119008540A
公开(公告)日：2024-11-22
申请号：CN202411145038.8
申请日：2024-08-20
Applicant: 皇虎测试科技(深圳)有限公司
Inventor： 赖俊生
IPC: H01L23/16 , H01L25/065 , H01L23/367 , H01L23/373 , H01L23/538 , H01L23/488
Abstract: 本发明公开了一种高集成度的芯片封装结构，本发明采用上下交错堆叠的结构来进行芯片的封装，相比于传统技术，能够使芯片堆叠封装后的面积更小，基板上的剩余空间更大，从而可为其余电子元件提供更大的布局空间；同时，本发明在各芯片与其相邻的芯片间设置有与芯片材料相同的支撑层，一方面，能够对各个芯片起到支撑作用，减少了芯片间的间隙，从而可降低注塑后所产生的应力不均对芯片的影响，另一方面，二者材质相同，还可减少因材料相异所导致的热胀冷缩程度不同所造成的对芯片的挤压，由此，可在芯片封装时达到对芯片的保护作用；基于此，本发明非常适用于在芯片封装领域的大规模应用与推广。
-
公开(公告)号：CN119008536A
公开(公告)日：2024-11-22
申请号：CN202411095156.2
申请日：2024-08-12
Applicant: 扬州星宇光电科技有限公司
IPC: H01L23/10 , H01L23/04 , H01L23/16 , H01L23/38 , H01L23/467
Abstract: 本发明涉及半导体芯片技术领域，具体为一种用于半导体芯片封装底座，包括固定座和封装架，所述固定座的顶部设置有封装架，且封装架的顶部活动设置有防护架。本发明通过防护架对半导体芯片进行安全防护，同时对封装架内部的半导体芯片进行封闭，避免半导体芯片的表面受到污染，提高半导体芯片在封装之后的使用安全性，通过封装组件对半导体芯片在封装架的内部进行封装处理，配合固定座内部设置的散热组件对半导体芯片的上下表面进行快速散热，显著提高了对半导体芯片在封装后的散热效率，并且本申请中对于半导体芯片所采用的封装底座能够快速的实现对半导体芯片的稳定封装，另外还能够适用不同规格的半导体芯片封装处理。
