公开(公告)号：CN119833486A

公开(公告)日：2025-04-15

申请号：CN202411906025.8

申请日：2024-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蓝竣彦 ,  王裕勋 ,  王卜 ,  郑礼辉 ,  施应庆 ,  林育蔚

IPC: H01L23/31 ,  H01L21/56

Abstract: 提供了一种封装结构。封装结构包括衬底、接合到衬底的管芯、设置在所述封装组件和所述衬底上方的盖、以及夹在所述封装组件和所述盖之间的界面结构，该界面结构包括设置在所述至少一个管芯的顶面的拐角处的第一热界面材料和设置在所述至少一个管芯的所述顶面的其余部分上的第二热界面材料。第一热界面材料的杨氏模量小于第二热界面材料的杨氏模量。本申请的实施例还涉及制造封装结构的方法。

公开(公告)号：CN119446930A

公开(公告)日：2025-02-14

申请号：CN202410997118.X

申请日：2024-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志伟 ,  施应庆

IPC: H01L21/56 ,  H01L21/78 ,  H01L23/31

Abstract: 本发明提供一种制造半导体装置的方法，所述方法包括将第一晶粒和第二晶粒接合到晶圆的第一侧，其中在将第一晶粒和第二晶粒接合到晶圆的第一侧之后，在第一晶粒和第二晶粒之间设置间隙，其中间隙的第一部分具有大于间隙的第二部分的第二宽度的第一宽度，在第一晶粒和第二晶粒的顶面和侧壁上以及间隙内的底面上沉积第三介电层，在第三介电层上方形成模制材料以填充间隙，并且执行平坦化工艺以暴露第一晶粒和第二晶粒的顶面。

公开(公告)号：CN115472578A

公开(公告)日：2022-12-13

申请号：CN202210020914.9

申请日：2022-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗甫 ,  施应庆 ,  卢思维

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/538 ,  H01L21/56

Abstract: 一种封装结构包括半导体管芯、第一绝缘包封体、多个第一导电特征、互连结构和凸块结构。半导体管芯包括由第一材料制成的多个导电柱。第一绝缘包封体包封半导体管芯。第一导电特征设置在半导体管芯上并且电连接到导电柱。第一导电特征至少包括不同于第一材料的第二材料。互连结构设置在第一导电特征上，其中互连结构包括由第二材料制成的多个连接结构。凸块结构将第一导电特征电连接到连接结构，其中凸块结构包括不同于第一材料和第二材料的第三材料。

公开(公告)号：CN110416094B

公开(公告)日：2021-07-13

申请号：CN201810804923.0

申请日：2018-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志伟 ,  施应庆 ,  卢思维 ,  林俊成 ,  李隆华

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/488 ,  H01L23/36

Abstract: 本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。

公开(公告)号：CN113035823A

公开(公告)日：2021-06-25

申请号：CN202011545070.7

申请日：2020-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶宫辰 ,  卢思维 ,  蔡宗甫 ,  施应庆

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明提供一种封装结构，包含插入件、至少一个半导体管芯以及绝缘密封体。插入件包含半导体衬底和设置在半导体衬底上的内连线结构，内连线结构包含层间介电膜和嵌入于层间介电膜中的内连线布线，半导体衬底包含第一部分和设置在第一部分上的第二部分，内连线结构设置在第二部分上，且第一部分的第一最大横向尺寸大于第二部分的第二最大横向尺寸。至少一个半导体管芯设置在内连线结构上方且电连接到内连线结构。绝缘密封体设置在第一部分上，其中绝缘密封体横向地密封至少一个半导体管芯和第二部分。本发明可防止插入件晶片中的内连线结构的裂纹问题或碎裂问题。

公开(公告)号：CN109786274B

公开(公告)日：2021-06-15

申请号：CN201810789446.5

申请日：2018-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邹贤儒 ,  吴志伟 ,  林俊成 ,  王卜 ,  卢思维 ,  施应庆

IPC: H01L21/60 ,  H01L23/488 ,  H01L23/31

Abstract: 为了减少或消除通孔的分层，将集成扇出叠层封装结构与去湿结构一起使用。在实施例中，去湿结构是通过施加第一晶种层和第二晶种层形成的钛环，以帮助制造通孔。然后将第一晶种层图案化成环结构，该环结构也暴露第一晶种层的至少部分。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN112687551A

公开(公告)日：2021-04-20

申请号：CN202010090875.0

申请日：2020-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭立中 ,  卢思维 ,  施应庆

IPC: H01L21/50 ,  H01L23/367 ,  H01L23/373 ,  H01L23/40

Abstract: 本文阐述三维半导体封装及其制造方法。所述方法包括：在中介层上安装管芯堆叠，在管芯堆叠之上分配热界面材料层且将热散布元件放置在管芯堆叠之上并通过热界面材料层将热散布元件附接到管芯堆叠。热界面材料层在管芯堆叠及中介层与热散布元件之间提供可靠的粘着层及高效的导热路径。因此，防止热界面材料层从热散布元件分层，提供从管芯堆叠到热散布元件的高效热传递，且通过中介层与热散布元件之间的热界面材料层减小沿着热路径的热阻。因此，热界面材料层降低整体运行温度并增加三维半导体封装的整体可靠性。

公开(公告)号：CN108074828B

公开(公告)日：2020-01-14

申请号：CN201711050369.3

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施应庆 ,  吴集锡 ,  余振华 ,  吴志伟 ,  林俊成 ,  王卜 ,  卢思维

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

Abstract: 实施例是一种方法，该方法包括使用第一电连接件将第一管芯接合至中介片的第一侧，使用第二电连接件将第二管芯接合至中介片的第一侧，将第一伪管芯附接至邻近第二管芯的中介片的第一侧，用密封剂密封第一管芯、第二管芯和第一伪管芯，以及分割中介片和第一伪管芯以形成封装结构。本发明的实施例还提供了一种半导体结构。

公开(公告)号：CN110660752A

公开(公告)日：2020-01-07

申请号：CN201910327240.5

申请日：2019-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈又维 ,  郭立中 ,  施应庆 ,  卢思维 ,  林俊成 ,  李隆华 ,  黄冠育

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56 ,  H01L25/18

Abstract: 一种底胶结构及底胶结构的半导体装置的制造方法。半导体装置封装体包括一封装体，封装体包括一集成电路芯片；一中介层，经由多个芯片连接器接合至集成电路芯片；以及一封胶层，围绕集成电路芯片。半导体装置封装体还包括一封装基板，经由多个导电连接器接合至中介层；一第一底胶层，位于封装体与封装基板之间，第一底胶层具有第一热膨胀系数(CTE)；以及一第二底胶层，围绕第一底胶层，第二底胶层具有小于第一热膨胀系数的第二热膨胀系数。

公开(公告)号：CN108074872A

公开(公告)日：2018-05-25

申请号：CN201711105990.5

申请日：2017-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  胡宪斌 ,  林俊成 ,  卢思维 ,  候上勇 ,  魏文信 ,  施应庆 ,  吴集锡

IPC: H01L21/98 ,  H01L25/18 ,  H01L23/31

Abstract: 一个实施例是一种方法，所述方法包括：使用第一电连接器将第一管芯附接到第一组件的第一侧，使用第二电连接器将第二管芯的第一侧附接到第一组件的第一侧，将伪管芯附接到第一组件的划线区域中的第一组件的第一侧，将覆盖结构粘附到第二管芯的第二侧，并且分割第一组件和伪管芯以形成封装件结构。本发明的实施例还涉及封装件结构及其形成方法。