公开(公告)号：CN109768035B

公开(公告)日：2021-10-22

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN112349682A

公开(公告)日：2021-02-09

申请号：CN202010794352.4

申请日：2020-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  胡宪斌

IPC: H01L23/538 ,  H01L23/31 ,  H01L21/56 ,  H01L25/18 ,  H01L21/60

Abstract: 提供了半导体器件及其制造方法。在实施例中，半导体器件包括：衬底；接合至衬底的第一中介层；接合至衬底的第二中介层；将第一中介层电连接至第二中介层的桥接组件；接合至第一中介层的两个或更多第一管芯；以及接合至第二中介层的两个或更多第二管芯。

公开(公告)号：CN112151495A

公开(公告)日：2020-12-29

申请号：CN202010453969.X

申请日：2020-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑志楷 ,  林宗澍 ,  陈琮瑜 ,  胡宪斌 ,  魏文信

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本公开的一些实施例提供一种封装结构。封装结构包括一第一通孔结构以及一半导体裸片，第一通孔结构形成在一基板中，半导体裸片形成在第一通孔结构下方。封装结构还包括一导电结构，导电结构形成在基板上方的一护层中。导电结构包括一第一导孔部分以及一第二导孔部分，第一导孔部分直接地形成在第一通孔结构上方，且没有导电材料直接地形成在第二导孔部分下方并直接接触第二导孔部分。

公开(公告)号：CN110112115A

公开(公告)日：2019-08-09

申请号：CN201811476004.1

申请日：2018-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  黄松辉 ,  黄冠育 ,  胡宪斌 ,  林于顺 ,  黄贺昌 ,  夏兴国 ,  洪志杰 ,  施应庆 ,  高金福 ,  魏文信 ,  郭立中 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/075 ,  H01L21/56

Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。

公开(公告)号：CN102270532B

公开(公告)日：2016-01-20

申请号：CN201010279223.8

申请日：2010-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 颜孝璁 ,  郭晋玮 ,  胡宪斌 ,  刘莎莉 ,  陈明发 ,  吕哲庆

IPC: H01F17/00 ,  H01L23/522

CPC classification number: H01L23/5227 ,  H01F17/0013 ,  H01F27/2804 ,  H01L23/49822 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 根据实施例，一种半导体器件包括半导体晶片、中介层以及将半导体晶片结合至中介层的导电凸块。半导体晶片包括第一金属化层，并且第一金属化层包括第一导电图案。中介层包括第二金属化层，并且第二金属化层包括第二导电图案。一些导电凸块将第一导电图案电连接至第二导电图案以形成线圈。其他实施例考虑线圈、电感器和/或变压器的其他结构，并考虑多种制造方法。

公开(公告)号：CN103107150A

公开(公告)日：2013-05-15

申请号：CN201210022531.1

申请日：2012-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱志威 ,  王姿予 ,  吴伟诚 ,  刘淳亦 ,  胡宪斌 ,  侯上勇

IPC: H01L23/48 ,  H01L23/525 ,  H01L21/768

CPC classification number: H01L23/49827 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/525 ,  H01L23/5256 ,  H01L23/5382 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/13184 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2924/00011 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/00 ,  H01L2224/81805

Abstract: 本发明公开了用于半导体器件的中介层及其制造方法。在一个实施例中，一种中介层包括：衬底；在衬底上设置的接触焊盘；以及位于衬底中的连接至接触焊盘的第一通孔；连接至第一通孔的第一熔丝；位于衬底中的连接至接触焊盘的第二通孔；以及连接至第二通孔的第二熔丝。

公开(公告)号：CN102148220A

公开(公告)日：2011-08-10

申请号：CN201110031017.X

申请日：2011-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宪斌 ,  余振华 ,  赖隽仁 ,  陈明发

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/48

CPC classification number: H01L21/6835 ,  H01L23/3121 ,  H01L23/5389 ,  H01L24/16 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，包含一具有一顶部表面的中介物，及一凸块位于此中介物的顶部表面上。一开口，自此中介物的顶部表面延伸至此中介物中。一第一裸片与此凸块接合。一第二裸片，位于此中介物的开口中，并与此第一裸片及此第二裸片接合。本发明可避免因形成硅穿孔所导致的良率损失，并可缩短所需的制造周期。

公开(公告)号：CN112349682B

公开(公告)日：2024-09-17

申请号：CN202010794352.4

申请日：2020-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  胡宪斌

IPC: H01L23/538 ,  H01L23/31 ,  H01L21/56 ,  H01L25/18 ,  H10B80/00 ,  H01L21/60

Abstract: 提供了半导体器件及其制造方法。在实施例中，半导体器件包括：衬底；接合至衬底的第一中介层；接合至衬底的第二中介层；将第一中介层电连接至第二中介层的桥接组件；接合至第一中介层的两个或更多第一管芯；以及接合至第二中介层的两个或更多第二管芯。

公开(公告)号：CN111415872A

公开(公告)日：2020-07-14

申请号：CN201910537740.1

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪文兴 ,  胡宪斌 ,  林宗澍 ,  陈琮瑜 ,  魏文信 ,  劳祯祥

IPC: H01L21/56 ,  H01L21/67 ,  H01L23/367 ,  H01L25/16

Abstract: 一种封装式半导体器件及一种用于形成封装式半导体器件的方法及装置。在一实施例中，一种方法包括：将器件管芯接合到衬底的第一表面；在所述衬底的所述第一表面上沉积粘合剂；在所述器件管芯的与所述衬底相对的表面上沉积热界面材料；在所述器件管芯及所述衬底之上放置盖，所述盖接触所述粘合剂及所述热界面材料；对所述盖及所述衬底施加钳紧力；以及在施加所述钳紧力时，将所述粘合剂及所述热界面材料固化。

公开(公告)号：CN106997153B

公开(公告)日：2019-09-24

申请号：CN201611190733.1

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  陈伟铭

IPC: G03F7/20 ,  G03F7/30 ,  H01L21/768 ,  H01L21/60 ,  H01L23/52

Abstract: 本发明的实施例提供了集成电路结构及其制造方法。该方法包括对光刻胶执行第一光照射和第二光照射。使用第一光刻掩模，对光刻胶执行第一光照射，所述第一光刻掩模覆盖所述光刻胶的第一部分。所述光刻胶的第一部分具有在第一光照射中曝光的第一带状部分。使用第二光刻掩模，对所述光刻胶执行第二光照射，所述第二光刻掩模覆盖所述光刻胶的第二部分。所述光刻胶的第二部分具有在所述第二光照射中曝光的第二带状部分。所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分。该方法还包括使光刻胶显影，以去除第一带状部分和第二带状部分，蚀刻光刻胶下方的介电层以形成沟槽，以及用导电部件填充沟槽。