公开(公告)号：CN111863766B

公开(公告)日：2025-04-01

申请号：CN201910560561.X

申请日：2019-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈明发 ,  叶松峯 ,  史朝文

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 一种封装结构包括第一半导体管芯、第二半导体管芯、绝缘包封体及重布线层。第一半导体管芯具有第一导电杆及横向环绕第一导电杆的第一保护层。第二半导体管芯嵌入在第一半导体管芯的第一保护层中且被第一导电杆环绕，其中第二半导体管芯包括第二导电杆。绝缘包封体包封第一半导体管芯及第二半导体管芯。重布线层设置在绝缘包封体上且与第一导电杆及第二导电杆连接，其中第一半导体管芯与第二半导体管芯通过第一导电杆、重布线层及第二导电杆电连接。

公开(公告)号：CN113517203B

公开(公告)日：2024-06-07

申请号：CN202110307375.2

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  陈诚风 ,  叶松峯 ,  郑筌安

IPC: H01L21/50 ,  H01L21/56

Abstract: 在方法中，将晶圆接合至第一载体。该晶圆包括半导体衬底和延伸到该半导体衬底中的多个第一通孔。该方法还包括：在晶圆上方接合多个芯片，其中，间隙位于多个芯片之间；执行间隙填充工艺以在间隙中形成间隙填充区域；将第二载体接合至多个芯片和间隙填充区域上，使第一载体与晶圆剥离；以及形成电连接至晶圆中的导电部件的电连接件。电连接件通过多个第一通孔电连接至多个芯片。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN113539980B

公开(公告)日：2024-02-02

申请号：CN202110255812.0

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈明发

IPC: H01L23/31 ,  H10B80/00 ,  H01L21/56 ,  H01L21/78

Abstract: 提供了半导体器件及其制造方法，其中，在半导体衬底上方附接半导体器件。在半导体衬底上方的金属化层和半导体衬底内形成开口，并且放置密封剂以填充开口。一旦放置密封剂，则分割半导体衬底以分隔器件。通过使金属化层的材料凹进并且形成开口，可以减少或消除分层损坏。

公开(公告)号：CN116598279A

公开(公告)日：2023-08-15

申请号：CN202210975353.8

申请日：2022-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发

IPC: H01L23/522 ,  H01L23/544 ,  H01L23/488 ,  H01L23/31 ,  H01L23/48 ,  H01L23/482 ,  H01L23/528 ,  H01L21/768 ,  H01L21/56 ,  H01L21/66

Abstract: 公开了包括沿第一界面的混合接合和焊料接合的半导体封装件及其形成方法。在实施例中，封装件包括：第一中介层，第一中介层包括第一再分布结构；第一管芯，利用电介质至电介质接合和金属至金属接合而接合至第一再分布结构的第一表面；第二管芯，利用第一焊料接合而接合至第一再分布结构的第一表面；密封剂，位于第一管芯和第二管芯周围；以及多个导电连接件，位于第一再分布结构的与第一管芯和第二管芯相对的第二侧上。本申请的实施例还涉及封装件。

公开(公告)号：CN116344509A

公开(公告)日：2023-06-27

申请号：CN202210861195.3

申请日：2022-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡致嘉 ,  叶松峯 ,  陈明发

IPC: H01L23/544 ,  H01L21/60

Abstract: 一种形成封装件的方法包括将第一多个有源管芯接合到晶圆中的第二多个有源管芯。第二多个有源管芯在晶圆的内部区域中。第一多个伪管芯接合到晶圆中的第二多个伪管芯。第二多个伪管芯在晶圆的外围区域中，并且外围区域包围内部区域。根据本申请的其他实施例，还提供了其他形成封装件的方法。

公开(公告)号：CN109698175B

公开(公告)日：2023-04-14

申请号：CN201810734844.7

申请日：2018-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  陈宪伟

IPC: H01L23/488 ,  H01L21/60

Abstract: 本揭露实施例涉及一种半导体结构及其制造方法。半导体装置包含第一衬底、至少一第一接合垫、以及至少一第二接合垫。所述第一衬底包含第一表面，所述第一接合垫位于所述第一衬底上，所述第二接合垫位于所述第一衬底上。所述第一接合垫包含第一宽度，所述第二接合垫包含第二宽度。所述第二宽度实质上不同于所述第一宽度。

公开(公告)号：CN115692376A

公开(公告)日：2023-02-03

申请号：CN202210938467.5

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  萧闵谦 ,  胡致嘉 ,  普翰屏 ,  黄靖祐 ,  林振昇 ,  叶松峯 ,  史朝文

IPC: H01L23/535 ,  H01L23/31 ,  H01L25/16 ,  H01L25/18 ,  H01L21/50

Abstract: 实施例利用桥接管芯，桥接管芯直接接合至两个或多个器件管芯并且桥接两个或多个器件管芯。每个器件管芯可以具有堆叠在其上的附加器件管芯。在一些实施例中，桥接管芯可以桥接设置在桥接管芯下方和上方的器件管芯。在一些实施例中，几个桥接管芯可以用于将器件管芯桥接至其他邻近的器件管芯。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN111211058B

公开(公告)日：2022-12-13

申请号：CN201911139975.1

申请日：2019-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈明发 ,  胡致嘉

IPC: H01L21/48 ,  H01L21/768 ,  H01L23/498 ,  H01L23/538

Abstract: 一种方法，包括：抛光第一管芯的半导体衬底以露出延伸至所述半导体衬底中的第一通孔、在所述半导体衬底上形成第一介电层、以及在所述介电层中形成多个接合焊盘。所述多个接合焊盘包括有源接合焊盘和伪接合焊盘。所述有源接合焊盘电耦接至所述第一通孔。所述第一管芯接合至第二管芯，所述有源接合焊盘和所述伪接合焊盘均接合至所述第二管芯中的对应的接合焊盘。本发明的实施例涉及形成封装的方法、以及集成电路器件的封装。

公开(公告)号：CN111834314B

公开(公告)日：2022-07-26

申请号：CN201910614137.9

申请日：2019-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  陈宪伟 ,  陈明发

IPC: H01L23/485 ,  H01L23/498 ,  H01L21/48 ,  H01L21/60

Abstract: 一种封装结构包括半导体管芯、重布线路结构及连接垫。重布线路结构位于半导体管芯上且电连接到半导体管芯。连接垫嵌入在重布线路结构中且电连接到重布线路结构，且连接垫包括障壁膜及位于障壁膜之下的导电图案，其中障壁膜的表面与重布线路结构的外表面实质上齐平。

公开(公告)号：CN110034103B

公开(公告)日：2022-05-10

申请号：CN201811440519.6

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡致嘉 ,  陈宪伟 ,  陈明发 ,  詹森博 ,  郭峻江

IPC: H01L25/065 ,  H01L21/98

Abstract: 本发明实施例公开一种半导体结构，包括第一管芯及第二管芯。所述第一管芯包括其中设置有第一多个结合垫的第一氧化物结合层及设置在所述第一氧化物结合层中的第一密封环。所述第一氧化物结合层在所述第一密封环之上延伸。所述第二管芯包括其中设置有第二多个结合垫的第二氧化物结合层。所述第一多个结合垫结合到所述第二多个结合垫。所述第一氧化物结合层结合到所述第二氧化物结合层。夹置在所述第一密封环与所述第二氧化物结合层之间的区域不含结合垫。