公开(公告)号：CN112242344B

公开(公告)日：2024-10-01

申请号：CN201910932389.6

申请日：2019-09-29

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  陈明发 ,  叶松峯

IPC分类号： H01L21/762 ,  H01L25/065 ,  H10B80/00

摘要： 本发明实施例公开三维集成电路结构及形成所述三维集成电路结构的方法。所述三维集成电路结构中的一者包括第一管芯、多个第二管芯以及介电结构。所述第二管芯结合到所述第一管芯。所述介电结构设置在所述第二管芯之间。所述介电结构包括第一介电层及第二介电层。所述第一介电层具有侧壁及底部，所述侧壁的第一表面与所述底部的第一表面接触所述第二介电层且形成第一角度。所述侧壁的第二表面与所述底部的第二表面形成比所述第一角度小的第二角度。

公开(公告)号：CN117438420A

公开(公告)日：2024-01-23

申请号：CN202311009778.4

申请日：2023-08-11

申请人： 台湾积体电路制造股份有限公司

发明人： 许家豪 ,  洪建玮 ,  丁国强 ,  叶松峯

IPC分类号： H01L25/16 ,  H01L23/31 ,  H01L23/528 ,  H01L23/522 ,  H01L23/538 ,  H01L21/60

摘要： 描述了管芯结构及其形成方法。在实施例中，器件包括：下部集成电路管芯；第一上部集成电路管芯，面至面接合至下部集成电路管芯，第一上部集成电路管芯包括第一半导体衬底和第一衬底通孔；间隙填充电介质，位于第一上部集成电路管芯周围，间隙填充电介质的顶面与第一半导体衬底的顶面基本共面并且与第一衬底通孔的顶面基本共面；以及互连结构，包括第一介电层和第一导电通孔，第一介电层设置在间隙填充电介质的顶面和第一半导体衬底的顶面上，第一导电通孔延伸穿过第一介电层以接触第一衬底通孔的顶面。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN112242383A

公开(公告)日：2021-01-19

申请号：CN201910916392.9

申请日：2019-09-26

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC分类号： H01L25/065 ,  H01L23/48 ,  H01L23/485 ,  H01L23/50 ,  H01L23/538 ,  H01L23/31

摘要： 一种芯片结构包括第一半导体芯片及第二半导体芯片。所述第一半导体芯片包括第一半导体衬底、第一内连层、第一保护层、间隙填充层及第一导通孔，第一内连层位于第一半导体衬底上，第一保护层覆盖第一内连层，间隙填充层位于第一保护层上，第一导通孔嵌置在间隙填充层中且与第一内连层电连接。所述第二半导体芯片嵌置在第一半导体芯片内且被间隙填充层及第一导通孔环绕，其中第二半导体芯片包括第二半导体衬底、第二内连层、第二保护层及第二导通孔，第二内连层位于第二半导体衬底上，第二保护层位于第二内连层上，第二导通孔嵌置在第二保护层中且与第二内连层电连接，其中第二半导体衬底结合到第一保护层。

公开(公告)号：CN112151529A

公开(公告)日：2020-12-29

申请号：CN202010113698.3

申请日：2020-02-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  吴念芳 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC分类号： H01L25/18 ,  H01L23/31 ,  H01L21/768 ,  H01L21/60 ,  H01L23/488 ,  H01L23/485

摘要： 本发明实施例公开半导体封装及形成所述半导体封装的方法。所述半导体封装中的一者包括第一管芯、第二管芯、穿孔以及介电包封体。第二管芯结合到第一管芯。穿孔设置在第二管芯旁边且电连接到第一管芯。穿孔包括台阶形侧壁。介电包封体包封第二管芯及穿孔。

公开(公告)号：CN112017956A

公开(公告)日：2020-12-01

申请号：CN201910705609.1

申请日：2019-08-01

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯

IPC分类号： H01L21/31 ,  H01L23/498 ,  H01L23/48 ,  H01L23/535 ,  H01L25/07 ,  H01L21/56

摘要： 本发明实施例提供一种三维集成电路(3DIC)结构，所述三维集成电路结构包括通过混合接合结构而接合在一起的第一管芯与第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盘以及设置在所述焊盘之上的顶盖层。所述顶盖层暴露出所述焊盘的顶表面的一部分，且所述焊盘的所述顶表面的所述一部分具有探针标记。所述混合接合结构的接合金属层穿透所述顶盖层以电连接到所述焊盘。本发明实施例还提供一种制作三维集成电路结构的所述第一管芯或所述第二管芯的方法。

公开(公告)号：CN109524314B

公开(公告)日：2020-11-27

申请号：CN201711279542.7

申请日：2017-12-06

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟

IPC分类号： H01L21/56 ,  H01L21/60 ,  H01L23/485

摘要： 本申请的实施例提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；在多个介电层中形成堆叠通孔，其中，堆叠通孔形成贯穿多个介电层的连续的电连接件；在堆叠通孔和多个介电层上方形成介电层；在介电层中形成多个接合焊盘；以及通过混合接合将器件管芯接合至介电层和多个接合焊盘的第一部分。本申请的实施例还提供了另一种形成封装件的方法以及一种封装件。

公开(公告)号：CN111863766A

公开(公告)日：2020-10-30

申请号：CN201910560561.X

申请日：2019-06-26

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  陈明发 ,  叶松峯 ,  史朝文

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

摘要： 一种封装结构包括第一半导体管芯、第二半导体管芯、绝缘包封体及重布线层。第一半导体管芯具有第一导电杆及横向环绕第一导电杆的第一保护层。第二半导体管芯嵌入在第一半导体管芯的第一保护层中且被第一导电杆环绕，其中第二半导体管芯包括第二导电杆。绝缘包封体包封第一半导体管芯及第二半导体管芯。重布线层设置在绝缘包封体上且与第一导电杆及第二导电杆连接，其中第一半导体管芯与第二半导体管芯通过第一导电杆、重布线层及第二导电杆电连接。

公开(公告)号：CN105023917B

公开(公告)日：2018-02-27

申请号：CN201410848122.6

申请日：2014-12-31

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  陈明发 ,  叶松峯

IPC分类号： H01L25/065 ,  H01L23/48 ,  H01L21/98 ,  H01L21/768

CPC分类号： H01L24/89 ,  H01L21/486 ,  H01L21/56 ,  H01L21/563 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49816 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/17 ,  H01L24/19 ,  H01L24/82 ,  H01L25/00 ,  H01L25/065 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0212 ,  H01L2224/0231 ,  H01L2224/0237 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/04105 ,  H01L2224/11 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/8019 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/92244 ,  H01L2225/06548 ,  H01L2924/01029 ,  H01L2924/05442 ,  H01L2924/06 ,  H01L2924/07025 ,  H01L2924/14 ,  H01L2924/00

摘要： 根据实施例，本发明提供了一种封装件，该封装件包括第一器件封装件以及设置在第一器件封装件上方的扇出型RDL。扇出型RDL延伸超过第一器件封装件的边缘。第一器件封装件包括具有设置在第一衬底上的第一再分布层(RDL)的第一管芯、具有设置在第二衬底上的第二RDL的第二管芯、位于第一管芯上方并且沿着第二管芯的侧壁延伸的隔离材料、以及导电通孔。第一RDL接合至第二RDL，并且第一管芯和第二管芯包括不同的横向尺寸。导电通孔的至少一部分从隔离材料的顶面延伸至与第一RDL中的第一导电元件接触。

公开(公告)号：CN107017171A

公开(公告)日：2017-08-04

申请号：CN201610959626.4

申请日：2016-11-03

申请人： 台湾积体电路制造股份有限公司

发明人： 叶松峯 ,  余振华 ,  陈明发

IPC分类号： H01L21/50

CPC分类号： H01L25/0652 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/315 ,  H01L23/49816 ,  H01L23/5226 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/80 ,  H01L24/83 ,  H01L24/96 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/08145 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73209 ,  H01L2224/73267 ,  H01L2224/80006 ,  H01L2224/8203 ,  H01L2224/83896 ,  H01L2224/92124 ,  H01L2224/97 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/10331 ,  H01L2924/10332 ,  H01L2924/10333 ,  H01L2924/10335 ,  H01L2924/10338 ,  H01L2924/10339 ,  H01L2924/10342 ,  H01L2924/14 ,  H01L2924/141 ,  H01L2924/143 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1816 ,  H01L2924/18162 ,  H01L2224/80 ,  H01L2224/83005 ,  H01L2224/83486

摘要： 用于形成半导体封装件的方法的实施例包括：附接第一管芯至第一载体；在第一管芯周围沉积第一隔离材料；以及在沉积第一隔离材料后，接合第二管芯至第一管芯。接合第二管芯至第一管芯包括形成介电质‑介电质的接合。该方法还包括去除第一载体并且在第一管芯的与第二管芯相对的一侧上形成扇出式再分布层(RDL)。扇出式RDL电连接至第一管芯和第二管芯。本发明的实施例还提供了半导体封装件。

公开(公告)号：CN112017956B

公开(公告)日：2024-04-30

申请号：CN201910705609.1

申请日：2019-08-01

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯

IPC分类号： H01L21/31 ,  H01L23/498 ,  H01L23/48 ,  H01L23/535 ,  H01L25/07 ,  H01L21/56

摘要： 本发明实施例提供一种三维集成电路(3DIC)结构，所述三维集成电路结构包括通过混合接合结构而接合在一起的第一管芯与第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盘以及设置在所述焊盘之上的顶盖层。所述顶盖层暴露出所述焊盘的顶表面的一部分，且所述焊盘的所述顶表面的所述一部分具有探针标记。所述混合接合结构的接合金属层穿透所述顶盖层以电连接到所述焊盘。本发明实施例还提供一种制作三维集成电路结构的所述第一管芯或所述第二管芯的方法。