-
公开(公告)号：CN119694889A
公开(公告)日：2025-03-25
申请号：CN202411327039.4
申请日：2024-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/488 , H01L23/64 , H01L23/522
Abstract: 方法包括：在器件管芯的半导体衬底上形成功能电路，其中，功能电路位于器件管芯的功能电路区中；在半导体衬底上方形成无源器件，其中，无源器件位于器件管芯的无源器件区中；在功能电路区中和器件管芯的表面处形成第一多个接合焊盘，其中，第一多个接合焊盘具有第一图案密度；以及在无源器件区中和器件管芯的表面处形成第二多个接合焊盘。第二多个接合焊盘具有低于第一图案密度的第二图案密度。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113451150B
公开(公告)日：2024-12-24
申请号：CN202110644439.8
申请日：2021-06-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括形成第一光子封装件，其中，形成第一光子封装件包括：图案化硅层以形成第一波导，其中，硅层位于氧化物层上，并且其中，氧化物层位于衬底上；形成延伸至衬底中的通孔；在第一波导和通孔上方形成第一再分布结构，其中，第一再分布结构电连接至通孔；将第一半导体器件连接至第一再分布结构；去除衬底的第一部分以形成第一凹槽，其中，第一凹槽暴露氧化物层；以及利用第一介电材料填充第一凹槽以形成第一介电区域。本申请的实施例还涉及封装件及其制造方法。
-
公开(公告)号：CN113140516B
公开(公告)日：2024-03-12
申请号：CN202011310609.0
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及封装件及其形成方法。一种形成封装件的方法包括将半导体器件附接到中介层结构，将中介层结构附接到第一载体衬底，将集成的无源器件附接到第一载体衬底，在半导体器件和集成的无源器件上方形成密封剂，将第一载体衬底分离，将密封剂和半导体器件附接到第二载体衬底，在密封剂、中介层结构和集成无源器件上形成第一再分布结构，其中，第一再分布结构接触中介层结构和集成无源器件，以及在第一再分布结构上的形成外部连接件。
-
公开(公告)号：CN117438420A
公开(公告)日：2024-01-23
申请号：CN202311009778.4
申请日：2023-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/16 , H01L23/31 , H01L23/528 , H01L23/522 , H01L23/538 , H01L21/60
Abstract: 描述了管芯结构及其形成方法。在实施例中，器件包括：下部集成电路管芯；第一上部集成电路管芯，面至面接合至下部集成电路管芯，第一上部集成电路管芯包括第一半导体衬底和第一衬底通孔；间隙填充电介质，位于第一上部集成电路管芯周围，间隙填充电介质的顶面与第一半导体衬底的顶面基本共面并且与第一衬底通孔的顶面基本共面；以及互连结构，包括第一介电层和第一导电通孔，第一介电层设置在间隙填充电介质的顶面和第一半导体衬底的顶面上，第一导电通孔延伸穿过第一介电层以接触第一衬底通孔的顶面。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114927492A
公开(公告)日：2022-08-19
申请号：CN202210111801.X
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L23/31
Abstract: 实施例包括封装件和用于形成封装件的方法，该封装件包括具有由介电材料制成的衬底的中介层。中介层也可以包括位于衬底上方的再分布结构，该再分布结构包括在包括多个横向重叠图案化曝光的图案化工艺中缝合在一起的金属化图案。本申请的实施例还涉及封装器件。
-
Patent Agency Ranking
公开(公告)号：CN109119383A
公开(公告)日：2019-01-01
申请号：CN201810290924.8
申请日：2018-03-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体结构及其制作方法。一种半导体结构包括：第一衬底，其包括第一表面及与所述第一表面相对的第二表面；第一裸片，其放置于所述第一衬底的所述第二表面上方；多个第一导电凸块，其放置于所述第一裸片与所述第一衬底之间；模塑件，其放置于所述第一衬底上方且环绕所述第一裸片及所述多个第一导电凸块；第二衬底，其放置于所述第一衬底的所述第一表面下方；多个第二导电凸块，其放置于所述第一衬底与所述第二衬底之间；及第二裸片，其放置于所述第一衬底与所述第二衬底之间。
-
公开(公告)号：CN103515422B
公开(公告)日：2016-05-04
申请号：CN201210326652.5
申请日：2012-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/1054 , H01L29/66818 , H01L29/7853 , H01L29/7854
Abstract: 一种集成电路器件，包括：至少被部分地嵌入浅沟槽隔离(STI)区并在源极和漏极之间延伸的鳍。该鳍由第一半导体材料形成，并且具有位于第一端部和第二端部之间的修整部分。由第二半导体材料形成的保护层，被设置在该鳍的修整部分的上方，以形成高迁移沟道。栅电极结构在该高迁移沟道上方以及第一端部和第二端部之间形成。本发明提供具有高迁移率和应变沟道的FinFET。
-
公开(公告)号：CN103515422A
公开(公告)日：2014-01-15
申请号：CN201210326652.5
申请日：2012-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/1054 , H01L29/66818 , H01L29/7853 , H01L29/7854
Abstract: 一种集成电路器件，包括：至少被部分地嵌入浅沟槽隔离(STI)区并在源极和漏极之间延伸的鳍。该鳍由第一半导体材料形成，并且具有位于第一端部和第二端部之间的修整部分。由第二半导体材料形成的保护层，被设置在该鳍的修整部分的上方，以形成高迁移沟道。栅电极结构在该高迁移沟道上方以及第一端部和第二端部之间形成。本发明提供具有高迁移率和应变沟道的FinFET。
-
公开(公告)号：CN113053827B
公开(公告)日：2025-01-14
申请号：CN202011371843.4
申请日：2020-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/48 , H01L23/538 , H01L23/528 , H01L21/56 , H01L21/60 , H10D80/20 , H10D80/30
Abstract: 一种形成半导体结构的方法包括将第一管芯和第二管芯分别接合至第一中介层的第一侧和第二中介层的第一侧，其中第一中介层横向邻近第二中介层；用第一模制材料密封第一中介层和第二中介层；在与第一中介层的第一侧相对的第一中介层的第二侧中形成第一凹槽；在与第二中介层的第一侧相对的第二中介层的第二侧中形成第二凹槽；以及用第一介电材料填充第一凹槽和第二凹槽。本发明的实施例还涉及半导体结构。
-
公开(公告)号：CN112530913B
公开(公告)日：2024-12-10
申请号：CN202010096503.9
申请日：2020-02-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露实施例是有关于一种封装结构及其制造方法。一种封装结构包括电路元件、第一半导体管芯、第二半导体管芯、散热元件以及绝缘包封体。第一半导体管芯及第二半导体管芯位于电路元件上。散热元件连接到第一半导体管芯，且第一半导体管芯位于电路元件与散热元件之间，其中第一半导体管芯的第一厚度与散热元件的第三厚度之和实质上等于第二半导体管芯的第二厚度。绝缘包封体包封第一半导体管芯、第二半导体管芯及散热元件，其中散热元件的表面与绝缘包封体实质上齐平。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.04 seconds)
