公开(公告)号：CN116741730A

公开(公告)日：2023-09-12

申请号：CN202310415915.8

申请日：2023-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  史朝文 ,  叶松峯 ,  宋大豪 ,  萧闵谦 ,  郭峻江 ,  林宗澍

IPC: H01L23/48 ,  H01L23/50 ,  H01L21/768

Abstract: 提供了集成电路封装件及其形成方法。在实施例中，器件包括：第一集成电路管芯；第二集成电路管芯；间隙填充电介质，位于第一集成电路管芯的第一侧壁和第二集成电路管芯的第二侧壁之间；保护盖，与间隙填充电介质、第一集成电路管芯的第一侧壁和第二集成电路管芯的第二侧壁重叠；以及隔离层，位于保护盖周围，隔离层设置在第一集成电路管芯和第二集成电路管芯上。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN114743887A

公开(公告)日：2022-07-12

申请号：CN202210393961.8

申请日：2017-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万厚德 ,  史朝文 ,  张守仁 ,  庄南卿

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/66 ,  H01L23/31 ,  H01Q1/22 ,  H01Q1/38

Abstract: 本发明实施例是有关于一种封装结构及其制造方法。一种封装结构包括至少一个管芯、天线元件以及至少一个层间穿孔。所述天线元件位于所述至少一个管芯上。所述至少一个层间穿孔位于所述天线元件与所述至少一个管芯之间，其中所述天线元件经由所述至少一个层间穿孔电连接到所述至少一个管芯。

公开(公告)号：CN113380715A

公开(公告)日：2021-09-10

申请号：CN202011221693.9

申请日：2020-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  史朝文 ,  刘醇鸿 ,  胡人立

IPC: H01L21/98 ,  H01L25/16

Abstract: 本公开实施例提供封装及封装的制作方法。所述方法包括对第一器件管芯与第二器件管芯进行结合。第二器件管芯位于第一器件管芯之上。在包括第一器件管芯及第二器件管芯的组合结构中形成结合结构。在结合结构中形成组件。组件包括无源器件或传输线。所述方法还包括形成电耦合到组件的第一端及第二端的第一电连接件及第二电连接件。

公开(公告)号：CN112420643A

公开(公告)日：2021-02-26

申请号：CN201911157760.2

申请日：2019-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L23/48 ,  H01L23/485 ,  H01L21/768 ,  H01L21/60

Abstract: 一种半导体结构包含接合在一起的第一半导体管芯及第二半导体管芯。第一半导体管芯包含第一半导体衬底、设置在第一半导体衬底下方的第一内连线结构以及设置在第一内连线结构下方且通过第一内连线结构电耦合到第一半导体衬底的第一接合导体。第二半导体管芯包含第二半导体衬底和设置在第二半导体衬底下方且电耦合到第二半导体衬底的第二内连线结构以及穿透第二半导体衬底且延伸到第二内连线结构中以电耦合到第二内连线结构的半导体穿孔。第一接合导体从第一内连线结构朝向半导体穿孔延伸以将第一半导体管芯电连接到第二半导体管芯。对应于半导体穿孔的第一接合导体小于半导体穿孔。

公开(公告)号：CN111276468A

公开(公告)日：2020-06-12

申请号：CN201911226106.2

申请日：2019-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘醇鸿 ,  陈明发 ,  史朝文 ,  叶松峯

IPC: H01L25/065 ,  H01L21/78

Abstract: 形成半导体结构的方法包括将顶部管芯的背面附接至底部晶圆的正面，底部晶圆包括多个底部管芯；在底部晶圆与顶部管芯相邻的正面上形成第一导电柱；在顶部管芯周围和第一导电柱周围的底部晶圆的正面上形成第一介电材料；并且切割底部晶圆以形成多个结构，多个结构中的每一个均包括至少一个顶部管芯和至少一个底部管芯。本发明的实施例还涉及半导体结构。

公开(公告)号：CN108511426A

公开(公告)日：2018-09-07

申请号：CN201711289180.X

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘重希 ,  史朝文 ,  吴凯强 ,  张守仁

IPC: H01L23/66 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/48 ,  H01Q1/50 ,  H01Q1/52

Abstract: 一种实施例封装包括：集成电路管芯，包封在包封体中；贴片式天线，位于所述集成电路管芯之上；以及介电特征，设置在所述集成电路管芯与所述贴片式天线之间。所述贴片式天线在俯视图中与所述集成电路管芯交叠。所述介电特征的厚度是根据所述贴片式天线的工作带宽。

公开(公告)号：CN105321891A

公开(公告)日：2016-02-10

申请号：CN201510274149.3

申请日：2015-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴念芳 ,  史朝文 ,  江永平 ,  蔡豪益

IPC: H01L23/24 ,  H01L21/54

CPC classification number: H01L23/3114 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/04 ,  H01L23/06 ,  H01L23/10 ,  H01L23/13 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3142 ,  H01L23/562 ,  H01L23/585 ,  H01L24/03 ,  H01L24/11 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05172 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05672 ,  H01L2224/0568 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/1132 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0665 ,  H01L2924/181 ,  H01L2924/186 ,  H01L2924/3512 ,  H01L2224/11 ,  H01L2224/03

Abstract: 本发明提供了一种半导体器件和制造该半导体器件的方法。该半导体器件包括芯片衬底、模具和缓冲层。在芯片衬底上方设置模具。缓冲层从外部嵌入芯片衬底和模具之间。缓冲层具有的弹性模量或热膨胀系数小于模具的弹性模量或热膨胀系数。方法包括：设置至少覆盖衬底的划线的缓冲层；在衬底上方形成模具，并且模具覆盖缓冲层；以及沿着划线并穿过模具、缓冲层和衬底进行切割。

公开(公告)号：CN102169875B

公开(公告)日：2013-04-17

申请号：CN201010502141.5

申请日：2010-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈锦棠 ,  侯上勇 ,  史朝文 ,  谢政杰 ,  余振华

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/13 ,  H01L23/00 ,  H01L21/50

CPC classification number: H01L24/97 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/97 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明揭示一种使用转接板(interposer)的三维半导体封装。本发明公开了一种半导体装置及其制造方法，该装置包括：一转接板具有电性耦接至其第一侧的一第一芯片以及电性耦接至其第二侧的一第二芯片。转接板电性耦接至下方的基底，例如封装基底、高密度内连线、印刷电路板等。基底具有一凹口，使第二芯片位于凹口内。凹口可容许使用较小的导电凸块(bump)，因而可使用较多数量的导电凸块。一散热片可放置于凹口内，用以帮助第二芯片散热。

公开(公告)号：CN117650063A

公开(公告)日：2024-03-05

申请号：CN202311674385.5

申请日：2020-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  刘醇鸿 ,  史朝文 ,  叶松峯 ,  吴念芳

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 在实施例中，集成电路器件包括：底部集成电路管芯，具有第一前侧和第一背侧；顶部集成电路管芯，具有第二前侧和第二背侧，该第二背侧接合至第一前侧，该顶部集成电路管芯没有衬底通孔(TSV)；围绕顶部集成电路管芯的介电层，该介电层设置在第一前侧上，该介电层和底部集成电路管芯横向共末端；以及通孔，延伸穿过介电层，该通孔电耦接至底部集成电路管芯，通孔、介电层和顶部集成电路管芯的表面是平坦的。本发明的实施例还涉及形成集成电路器件的方法。

公开(公告)号：CN111276468B

公开(公告)日：2023-03-24

申请号：CN201911226106.2

申请日：2019-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘醇鸿 ,  陈明发 ,  史朝文 ,  叶松峯

IPC: H01L25/065 ,  H01L21/78

Abstract: 形成半导体结构的方法包括将顶部管芯的背面附接至底部晶圆的正面，底部晶圆包括多个底部管芯；在底部晶圆与顶部管芯相邻的正面上形成第一导电柱；在顶部管芯周围和第一导电柱周围的底部晶圆的正面上形成第一介电材料；并且切割底部晶圆以形成多个结构，多个结构中的每一个均包括至少一个顶部管芯和至少一个底部管芯。本发明的实施例还涉及半导体结构。