公开(公告)号：CN112687552B

公开(公告)日：2024-11-01

申请号：CN202010142769.2

申请日：2020-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱立寰 ,  陈旭贤 ,  林亮臣 ,  谢宗扬 ,  李信贤 ,  蔡坤宏

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498

Abstract: 本发明提供一种封装制造工艺及半导体封装。提供具有晶体结构的中介层。将第一管芯及第二管芯接合在所述中介层上。将第二管芯定位成通过间隙而与第一管芯间隔开，所述间隙具有延伸方向垂直于间隙的最短距离的间隙延伸方向，且所述间隙延伸方向不平行于中介层的晶体结构的结晶取向。在中介层之上形成覆盖第一管芯及第二管芯的模制化合物。将模制化合物及中介层切割成封装。

公开(公告)号：CN109768035A

公开(公告)日：2019-05-17

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN117238900A

公开(公告)日：2023-12-15

申请号：CN202310963831.8

申请日：2023-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林昱圣 ,  高金福 ,  谢宗扬 ,  吴俊霖 ,  庄曜群

IPC: H01L25/065 ,  H01L25/18 ,  H01L21/98 ,  H01L29/04 ,  H10B10/00 ,  H10B80/00

Abstract: 第一集成电路裸片包括第一基板。第二集成电路裸片包括第二基板。第一基板与该第二基板的至少一者具有第一表面定向。第一集成电路裸片与第二集成电路裸片分开。第三裸片电性内连线第一集成电路裸片至第二集成电路裸片。第三裸片包括第三基板，其具有第二表面定向。第二表面定向不同于第一表面定向。

公开(公告)号：CN112687552A

公开(公告)日：2021-04-20

申请号：CN202010142769.2

申请日：2020-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱立寰 ,  陈旭贤 ,  林亮臣 ,  谢宗扬 ,  李信贤 ,  蔡坤宏

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498

Abstract: 本发明提供一种封装制造工艺及半导体封装。提供具有晶体结构的中介层。将第一管芯及第二管芯接合在所述中介层上。将第二管芯定位成通过间隙而与第一管芯间隔开，所述间隙具有延伸方向垂直于间隙的最短距离的间隙延伸方向，且所述间隙延伸方向不平行于中介层的晶体结构的结晶取向。在中介层之上形成覆盖第一管芯及第二管芯的模制化合物。将模制化合物及中介层切割成封装。

公开(公告)号：CN118841367A

公开(公告)日：2024-10-25

申请号：CN202410126171.2

申请日：2024-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴正翔 ,  谢宗扬 ,  李建璋 ,  庄文栋

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/522

Abstract: 提供了半导体结构及制造方法。方法包含在半导体结构上形成第一介电层。半导体结构包含基板及基板上的多层内连结构。多层内连结构包含多个金属化层。第一介电层形成于最顶部金属化层上。方法进一步包含形成基板穿孔开口，基板穿孔开口穿过第一介电层及多个金属化层垂直延伸至基板中；在基板穿孔开口中形成基板穿孔；进行第一平坦化工艺以使基板穿孔平坦化；在第一平坦化工艺之后，在第一介电层中形成多个第一金属通孔及多条第一金属线；分别在多条第一金属线上形成多个第一金属覆盖层；及进行第二平坦化工艺以使第一金属覆盖层平坦化。

公开(公告)号：CN109768035B

公开(公告)日：2021-10-22

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN222939929U

公开(公告)日：2025-06-03

申请号：CN202421482075.3

申请日：2024-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴正翔 ,  谢宗扬 ,  李建璋 ,  庄文栋

IPC: H01L23/544 ,  H01L23/31 ,  H01L25/00 ,  H01L21/50 ,  H01L21/56

Abstract: 提供半导体结构、晶粒堆叠结构、以及制造方法。在一个实例中，半导体结构包括晶粒，其具有设置于晶粒的前侧上的测试衬垫。测试衬垫具有在测试衬垫的上部部分中的探针标记。探针标记具有在测试衬垫的顶表面处的开口末端、底壁、连接至底壁的侧壁，以及在开口末端、底壁及侧壁之间的空间。半导体结构进一步包括第一覆盖层及第二覆盖层。第一覆盖层设置于第一测试衬垫的前侧以及探针标记的侧壁及底壁上。第二覆盖层设置于第一覆盖层上。第一覆盖层与第二覆盖层包含不同的材料。