-
公开(公告)号：CN112447701A
公开(公告)日：2021-03-05
申请号：CN202010891731.5
申请日：2020-08-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种封装结构包括线路衬底、半导体封装、盖结构、无源器件及障壁结构。半导体封装设置在线路衬底上且电连接到线路衬底。盖结构设置在线路衬底上且覆盖半导体封装。盖结构通过粘合材料贴合到线路衬底。无源器件在半导体封装与盖结构之间设置在线路衬底上。障壁结构将无源器件与盖结构及粘合材料隔开且障壁结构接触粘合材料。
-
公开(公告)号：CN109768035A
公开(公告)日：2019-05-17
申请号：CN201811305408.4
申请日：2018-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L23/31 , H01L23/498 , H01L23/522 , H01L23/538
Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。
-
公开(公告)号：CN108074872A
公开(公告)日：2018-05-25
申请号：CN201711105990.5
申请日：2017-11-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一个实施例是一种方法，所述方法包括：使用第一电连接器将第一管芯附接到第一组件的第一侧，使用第二电连接器将第二管芯的第一侧附接到第一组件的第一侧，将伪管芯附接到第一组件的划线区域中的第一组件的第一侧，将覆盖结构粘附到第二管芯的第二侧，并且分割第一组件和伪管芯以形成封装件结构。本发明的实施例还涉及封装件结构及其形成方法。
-
公开(公告)号：CN108074872B
公开(公告)日：2020-07-03
申请号：CN201711105990.5
申请日：2017-11-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一个实施例是一种方法，所述方法包括：使用第一电连接器将第一管芯附接到第一组件的第一侧，使用第二电连接器将第二管芯的第一侧附接到第一组件的第一侧，将伪管芯附接到第一组件的划线区域中的第一组件的第一侧，将覆盖结构粘附到第二管芯的第二侧，并且分割第一组件和伪管芯以形成封装件结构。本发明的实施例还涉及封装件结构及其形成方法。
-
公开(公告)号：CN109671680A
公开(公告)日：2019-04-23
申请号：CN201810789422.X
申请日：2018-07-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了芯片封装件的结构及其形成方法。芯片封装件包括衬底、附接至衬底的第一芯片堆叠件和附接至衬底的第二芯片堆叠件。第一芯片堆叠件和第二芯片堆叠件附接至衬底的相同侧。芯片封装件还包括围绕第一芯片堆叠件和第二芯片堆叠件的模塑料层。模塑料层覆盖第一芯片堆叠件的最顶面。模塑料层的最顶面与第二芯片堆叠件的最顶面大致共面。本发明的实施例还涉及具有不同高度的管芯结构的芯片封装件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN106997153A
公开(公告)日：2017-08-01
申请号：CN201611190733.1
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , G03F7/30 , H01L21/768 , H01L21/60 , H01L23/52
Abstract: 本发明的实施例提供了集成电路结构及其制造方法。该方法包括对光刻胶执行第一光照射和第二光照射。使用第一光刻掩模，对光刻胶执行第一光照射，所述第一光刻掩模覆盖所述光刻胶的第一部分。所述光刻胶的第一部分具有在第一光照射中曝光的第一带状部分。使用第二光刻掩模，对所述光刻胶执行第二光照射，所述第二光刻掩模覆盖所述光刻胶的第二部分。所述光刻胶的第二部分具有在所述第二光照射中曝光的第二带状部分。所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分。该方法还包括使光刻胶显影，以去除第一带状部分和第二带状部分，蚀刻光刻胶下方的介电层以形成沟槽，以及用导电部件填充沟槽。
-
公开(公告)号：CN106328608A
公开(公告)日：2017-01-11
申请号：CN201610517172.5
申请日：2016-07-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种芯片封装件的结构和形成方法。该芯片封装件包括具有许多半导体管芯的芯片堆叠件。该芯片封装件还包括半导体芯片，且半导体芯片高于芯片堆叠件。该芯片封装件还包括覆盖芯片堆叠件的顶部和侧壁以及半导体芯片的侧壁的封装层。本发明实施例涉及用于芯片封装件的结构和形成方法。
-
公开(公告)号：CN109768035B
公开(公告)日：2021-10-22
申请号：CN201811305408.4
申请日：2018-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L23/31 , H01L23/498 , H01L23/522 , H01L23/538
Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。
-
公开(公告)号：CN112151495A
公开(公告)日：2020-12-29
申请号：CN202010453969.X
申请日：2020-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本公开的一些实施例提供一种封装结构。封装结构包括一第一通孔结构以及一半导体裸片，第一通孔结构形成在一基板中，半导体裸片形成在第一通孔结构下方。封装结构还包括一导电结构，导电结构形成在基板上方的一护层中。导电结构包括一第一导孔部分以及一第二导孔部分，第一导孔部分直接地形成在第一通孔结构上方，且没有导电材料直接地形成在第二导孔部分下方并直接接触第二导孔部分。
-
公开(公告)号：CN110112115A
公开(公告)日：2019-08-09
申请号：CN201811476004.1
申请日：2018-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L25/075 , H01L21/56
Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.031 seconds)
