公开(公告)号：CN104576585B

公开(公告)日：2018-05-25

申请号：CN201410529680.6

申请日：2014-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  黄诗雯 ,  吕宗育 ,  胡宪斌 ,  侯上勇 ,  郑心圃

IPC: H01L23/488

CPC classification number: H01L21/76805 ,  H01L21/486 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2224/97 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: 本发明提供了用于形成三维集成电路(3DIC)结构的机制的各种实施例。该3DIC结构包括接合至管芯的插入件和衬底。插入件具有连接到图案化的金属焊盘的穿透硅通孔(TSV)的导电结构和位于TSV的相对端的导电结构。图案化的金属焊盘具有嵌入其中的介电结构以减少凹陷效应，并具有位于TSV上方的没有介电结构的区域。导电结构具有2个或多个TSV。通过使用图案化的金属焊盘和2个或更多的TSV，提高了导电结构和3DIC结构的可靠性和良品率。

公开(公告)号：CN104576585A

公开(公告)日：2015-04-29

申请号：CN201410529680.6

申请日：2014-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  黄诗雯 ,  吕宗育 ,  胡宪斌 ,  侯上勇 ,  郑心圃

IPC: H01L23/488

CPC classification number: H01L21/76805 ,  H01L21/486 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2224/97 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: 本发明提供了用于形成三维集成电路(3DIC)结构的机制的各种实施例。该3DIC结构包括接合至管芯的插入件和衬底。插入件具有连接到图案化的金属焊盘的穿透硅通孔(TSV)的导电结构和位于TSV的相对端的导电结构。图案化的金属焊盘具有嵌入其中的介电结构以减少凹陷效应，并具有位于TSV上方的没有介电结构的区域。导电结构具有2个或多个TSV。通过使用图案化的金属焊盘和2个或更多的TSV，提高了导电结构和3DIC结构的可靠性和良品率。

公开(公告)号：CN109768035A

公开(公告)日：2019-05-17

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN116247030A

公开(公告)日：2023-06-09

申请号：CN202310034589.6

申请日：2023-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宪斌 ,  侯上勇 ,  黄诗雯

IPC: H01L23/528 ,  H01L23/31 ,  H01L23/48 ,  H01L21/768 ,  H01L21/56

Abstract: 一种器件封装件，包括插件。插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底；互连结构，包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方；以及第一再分布结构，位于钝化膜上方。第一再分布结构包括位于有机绝缘材料中的第二金属化图案。器件封装件还包括集成电路管芯，位于插件上方，并且连接至插件；以及第一密封剂，围绕集成电路管芯。本申请的实施例提供了器件封装件及其方法。

公开(公告)号：CN109768035B

公开(公告)日：2021-10-22

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN106992163A

公开(公告)日：2017-07-28

申请号：CN201610836377.X

申请日：2016-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑志楷 ,  谢政杰 ,  黄诗雯

IPC: H01L23/488 ,  H01L23/48

CPC classification number: H01L24/32 ,  H01L21/76816 ,  H01L21/7685 ,  H01L21/76898 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L2224/02166 ,  H01L2224/0221 ,  H01L2224/0361 ,  H01L2224/0391 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05094 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05559 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/08054 ,  H01L2224/08059 ,  H01L2224/32113 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/35121 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L24/13 ,  H01L23/481 ,  H01L2224/10125 ,  H01L2224/13009 ,  H01L2224/13012

Abstract: 公开了一种具有防焊盘剥离结构的半导体器件。该半导体器件包括具有衬底穿孔(TSV)的半导体衬底；半导体衬底上且包括其中的多个凹槽的介电层；以及位于半导体衬底之上以覆盖介电层部分和延伸至凹槽的焊盘；其中，焊盘延伸至多个凹槽，以及在焊盘和导电层之间的凹槽中限制多个接触点，以及当自上向下角度看时，每个接触点至少部分地被排除在TSV的边界之外。本发明实施例涉及具有防焊盘剥离结构的半导体器件和相关方法。