公开(公告)号：CN101606236B

公开(公告)日：2015-07-08

申请号：CN200880000919.3

申请日：2008-05-23

Applicant: 赛普拉斯半导体公司

Inventor： 克里希纳斯瓦米·库马尔 ,  瑞文达·凯普瑞 ,  杰里米·沃伦

IPC: H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823462 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7836 ,  H01L29/7843

Abstract: 本发明所公开的半导体结构和方法形成相同。半导体结构包括一个衬底，具有非易失性俘获电荷存储器件倾向于第一区域和一个逻辑器件倾向于第二区域。俘获电荷介质堆可能会形成以后形成阱和沟道的逻辑器件。可避免HF前频清除和SC1清除来提高非易失性俘获电荷存储器件阻挡层的质量。非易失性俘获电荷器件。阻挡层可能热氧化或氮化MOS逻辑栅阻挡层时被热氧化或氮化以增加阻挡层密度。利用多层衬底高压逻辑器件的源漏注入并阻碍非易失性电荷俘获存储器件硅化合金。

公开(公告)号：CN104285301A

公开(公告)日：2015-01-14

申请号：CN201380025183.6

申请日：2013-03-12

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  日野史郎 ,  古川彰彦 ,  阿部雄次 ,  中田修平 ,  今泉昌之 ,  香川泰宏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42356 ,  H01L29/66068 ,  H01L29/66893 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/8083

Abstract: MOSFET的源极区域(12)包含与源极焊盘(41)连接的源极接触区域(12a)、与阱区域(20)的沟道区域邻接的源极延伸区域(12b)、以及配置在源极延伸区域(12b)与源极接触区域(12a)之间且杂质浓度不同于源极延伸区域(12b)以及源极接触区域(12a)的源极电阻控制区域(15a)。这三个区域被串联连接在源极焊盘(41)与阱区域(20)的沟道区域之间。

公开(公告)号：CN104137238A

公开(公告)日：2014-11-05

申请号：CN201280070697.9

申请日：2012-05-18

Applicant: 瑞萨电子株式会社

Inventor： 山本芳树 ,  槙山秀树 ,  角村贵昭 ,  岩松俊明

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/32 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/7834 ,  H01L29/7836 ,  H01L29/7848 ,  H01L29/786 ,  H01L29/78618 ,  H01L29/78627

Abstract: 一种半导体器件，具有在衬底上隔着栅极绝缘膜(GI)而形成的栅电极(GE)、和形成在衬底上的源极-漏极用的半导体层(EP1)。半导体层(EP1)的上表面处于比栅电极(GE)的正下方的衬底的上表面高的位置上。而且，栅电极(GE)的栅长方向上的端部位于半导体层(EP1)上。

公开(公告)号：CN103500760A

公开(公告)日：2014-01-08

申请号：CN201310454462.6

申请日：2013-09-29

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  贺晓雯 ,  曹菲 ,  邵雷

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0642 ,  H01L29/7836

Abstract: 本发明公开了一种体硅MOSFET结构。该结构包括：p+层（2）和n-层（3）；其中，所述p+层（2）和所述n-层（3）直接接触，n-层使用宽禁带的6H-SiC材料。该结构提高了体硅结构的抗辐照能力。相对于SOI技术而言，该结构改善了自加热效应，消除了总剂量效应，降低了成本。

公开(公告)号：CN103081091A

公开(公告)日：2013-05-01

申请号：CN201180040485.1

申请日：2011-06-21

Applicant: 苏沃塔公司

Inventor： R·阿尔加瓦尼 ,  L·希弗伦 ,  P·拉纳德 ,  S·E·汤普森 ,  C·德维尔纳夫

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/10

CPC classification number: H01L27/0921 ,  H01L21/823412 ,  H01L21/82345 ,  H01L21/823493 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/365 ,  H01L29/4966 ,  H01L29/66537 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7836

Abstract: 结构和制造其的方法涉及深耗尽沟道（DDC）设计，允许基于CMOS的器件具有比传统体CMOS减小的σVT，并可以允许精确得多地设置沟道区中具有掺杂剂的FET的阈值电压VT。表示独特的凹槽的创新掺杂剂剖面实现了在精确范围内的VT设定的调整。通过适当选择金属可以扩展这个VT设置范围，以便在管芯上适应极宽范围的VT设置。DDC设计相比于传统体CMOS晶体管还可以具有强体效应，这可以允许DDC晶体管中有意义的功耗的动态控制。结果是能够独立控制VT（以低σVT）和VDD，以使得可以独立于给定器件的VT来调节体偏置。

公开(公告)号：CN103053025A

公开(公告)日：2013-04-17

申请号：CN201180035832.1

申请日：2011-06-21

Applicant: 苏沃塔公司

Inventor： L·希弗伦 ,  P·拉纳德 ,  L·斯卡德 ,  S·E·汤普森

IPC: H01L29/10 ,  H01L29/36 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/265 ,  H01L21/82345 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/7836

Abstract: 一种具有阈值电压设定掺杂剂结构的先进晶体管，包括具有长度Lg的栅极和掺杂为具有第一掺杂剂浓度的阱。屏蔽区域定位在所述阱与所述栅极之间且具有大于5×1018个掺杂剂原子/cm3的第二掺杂剂浓度。阈值电压设定区域由设置定位在所述屏蔽区域上方的阈值电压偏移平面形成。所述阈值电压设定区域可以由德尔塔掺杂形成且具有介于Lg/5与Lg/1之间的厚度。所述结构使用最小的晕环注入或不使用晕环注入来将沟道掺杂剂浓度保持在小于5×1017个掺杂剂原子/cm3。

公开(公告)号：CN102479756A

公开(公告)日：2012-05-30

申请号：CN201110381812.1

申请日：2011-11-25

Applicant: 拉碧斯半导体株式会社

Inventor： 柴田真弓

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/266

CPC classification number: H01L27/0925 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L29/6659 ,  H01L29/7836

Abstract: 本发明涉及半导体装置的制造方法。在包含针对基板从倾斜方向进行离子注入的工序的半导体装置的制造方法中，能够兼顾栅电极尺寸的缩小化和漏电流特性的改善。在半导体基板表面形成栅电极。形成对栅电极的与栅极长度方向交叉的栅极宽度方向上的两端面进行被覆的抗蚀剂掩模。以具有栅极长度方向成分以及栅极宽度方向成分的注入方向向半导体基板注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成与栅电极部分重叠的低浓度杂质层。形成覆盖栅电极的侧面的侧壁。以栅电极以及侧壁作为掩模注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成离开栅电极的高浓度杂质层。

公开(公告)号：CN102194680A

公开(公告)日：2011-09-21

申请号：CN201010241532.6

申请日：2010-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 冯家馨 ,  王海艇 ,  蔡瀚霆 ,  郑振辉 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/76834 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本发明的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此维持此元件的效能。

公开(公告)号：CN101911268A

公开(公告)日：2010-12-08

申请号：CN200880123326.6

申请日：2008-12-29

Applicant: 沃特拉半导体公司

Inventor： 马可·A·苏尼加 ,  尤普东

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/265

CPC classification number: H01L21/041 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7836

Abstract: 一种晶体管包括源极、漏极与栅极。源极包括一p型掺杂的p型基体、与p型基体重迭的一p+区域、在p+区域附近而与p型基体重迭的一n+区域、以及仅位于晶体管的源极区域中的一n型掺杂的源极、重度双重扩散(SHDD)区域，该SHDD区域具有的深度约等于第一n+区域的深度，并且该SHDD区域与该第一n+区域重迭；漏极包括一第二n+区域以及与该第二n+区域重迭的一n型掺杂的浅漏极；栅极包括一栅极氧化物与位于该栅极氧化物上的一传导材料。SHDD区域进一步侧向延伸超过栅极氧化物下方的第一n+区域；SHDD区域的注入所使用的一掺质浓度高于该n型掺杂的浅漏极的掺质中所使用的浓度，但低于该第一n型掺杂的n+区域的掺质中所使用的浓度。

公开(公告)号：CN100391007C

公开(公告)日：2008-05-28

申请号：CN200410092153.X

申请日：2004-10-09

Applicant: 三洋电机株式会社

Inventor： 西部荣次 ,  八柳俊佑

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L21/26513 ,  H01L21/26586 ,  H01L29/665 ,  H01L29/7836

Abstract: 一种半导体装置及其制造方法。其提高了高击穿电压MOS晶体管的工作击穿电压，同时抑制热载流子造成的饱和电流Idsat的变动。其在P型半导体衬底(1)上形成栅极绝缘膜(2)。在栅极绝缘膜(2)上形成栅电极(3)。通过将栅电极(3)作为掩模，将双电荷磷离子(31P++)进行倾斜离子注入，形成第一低浓度源极层(4a)和第一低浓度漏极层(5a)。另外，通过将磷离子(31P+)进行倾斜离子注入，形成第二低浓度源极层(4b)和第二低浓度漏极层(5b)。进而，为提高形成有第一低浓度源极层(4a)和第一低浓度漏极层(5a)、第二低浓度源极层(4b)和第二低浓度漏极层(5b)的P型半导体衬底(1)的最表面浓度，较浅地注入砷离子(75As+)，形成表面注入层(4c、5c)。