公开(公告)号：CN103066124B

公开(公告)日：2015-08-05

申请号：CN201210110303.X

申请日：2012-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕伟元 ,  黄立平 ,  蔡瀚霆 ,  王维敬 ,  李明轩 ,  杨学人 ,  陈冠仲

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/26593 ,  H01L21/324 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/7847 ,  H01L29/7848 ,  H01L29/78654

Abstract: 公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括：栅极结构，覆盖半导体衬底的顶面；以及第一栅极隔离件，设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料，其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件，其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括：第一应力器件区域，设置在半导体衬底中；以及第二应力器件区域，设置在半导体衬底和结晶半导体材料中。

公开(公告)号：CN102194680A

公开(公告)日：2011-09-21

申请号：CN201010241532.6

申请日：2010-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 冯家馨 ,  王海艇 ,  蔡瀚霆 ,  郑振辉 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/76834 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本发明的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此维持此元件的效能。

公开(公告)号：CN105023840B

公开(公告)日：2018-03-20

申请号：CN201510307239.8

申请日：2010-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑振辉 ,  冯家馨 ,  蔡瀚霆 ,  蔡明桓 ,  范玮寒 ,  宋学昌 ,  王海艇 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66636 ,  H01L21/28518 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress‑inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。

公开(公告)号：CN103066124A

公开(公告)日：2013-04-24

申请号：CN201210110303.X

申请日：2012-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕伟元 ,  黄立平 ,  蔡瀚霆 ,  王维敬 ,  李明轩 ,  杨学人 ,  陈冠仲

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/26593 ,  H01L21/324 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/7847 ,  H01L29/7848 ,  H01L29/78654

Abstract: 公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括：栅极结构，覆盖半导体衬底的顶面；以及第一栅极隔离件，设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料，其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件，其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括：第一应力器件区域，设置在半导体衬底中；以及第二应力器件区域，设置在半导体衬底和结晶半导体材料中。

公开(公告)号：CN105023840A

公开(公告)日：2015-11-04

申请号：CN201510307239.8

申请日：2010-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑振辉 ,  冯家馨 ,  蔡瀚霆 ,  蔡明桓 ,  范玮寒 ,  宋学昌 ,  王海艇 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66636 ,  H01L21/28518 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress-inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。

公开(公告)号：CN113471274A

公开(公告)日：2021-10-01

申请号：CN202110346922.8

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑振辉 ,  陈冠仲 ,  刘昌淼

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L27/092

Abstract: 本发明实施例揭示一种具有不同栅极结构组态的半导体装置以及一种半导体装置的制造方法。半导体装置的制造方法包括：沉积围绕纳米结构通道区的高介电常数介电层；使用稀土金属基掺质并以第一稀土金属基掺质浓度对高介电常数介电层的第一部分与第二部分进行第一掺杂步骤；以及使用稀土金属基掺质并以第二稀土金属基掺质浓度对高介电常数介电层的第一部分与第三部分进行第二掺杂步骤，第二稀土金属基掺质浓度与第一稀土金属基掺质浓度不同。半导体的制造方法还包括于高介电常数介电层上沉积功函数金属层以及于功函数金属层上沉积栅极填充层。

公开(公告)号：CN102194680B

公开(公告)日：2013-07-24

申请号：CN201010241532.6

申请日：2010-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 冯家馨 ,  王海艇 ,  蔡瀚霆 ,  郑振辉 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/76834 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本发明的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此维持此元件的效能。

公开(公告)号：CN102222694A

公开(公告)日：2011-10-19

申请号：CN201010250734.7

申请日：2010-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑振辉 ,  冯家馨 ,  蔡瀚霆 ,  蔡明桓 ,  范玮寒 ,  宋学昌 ,  王海艇 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66636 ,  H01L21/28518 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress-inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。