公开(公告)号：CN109755321B

公开(公告)日：2022-02-18

申请号：CN201910050925.X

申请日：2014-02-04

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  田中梨菜 ,  福井裕 ,  三浦成久 ,  阿部雄次 ,  今泉昌之

IPC: H01L29/78 ,  H01L29/16 ,  H01L21/336

Abstract: 提供一种绝缘栅型碳化硅半导体装置及其制造方法。具备：在主面是设置了大于0°的偏离角的{0001}面4H型的碳化硅基板1上的第1导电类型的漂移层(2a)、在漂移层(2a)的表层侧的第2导电类型的第1基区(3)、第1导电类型的源极区域(4)、沟槽(5)、在沟槽侧壁处的栅极绝缘膜(6)、与沟槽(5)的底部相接地设置在漂移层(2a)内的第2导电类型的保护扩散层(13)、以及为了将保护扩散层(13)与第1基区(3)连接而与沟槽侧壁的多个面中的一面的至少一部分相接地设置了的第2导电类型的第2基区(14)，第2基区(14)相接的沟槽侧壁面是对与 方向平行的面朝向 方向附加大于0°的沟槽偏离角而得到的面。

公开(公告)号：CN106537568B

公开(公告)日：2019-07-12

申请号：CN201580038164.6

申请日：2015-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久 ,  中西洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明涉及半导体装置的制造方法及半导体装置。所述半导体装置的制造方法具备：准备在SiC支承衬底上配设了与上述SiC支承衬底相比杂质浓度为1万分之1以下、并且厚度为50μm以上的SiC外延生长层的SiC外延衬底的工序(a)；选择性地将杂质离子注入上述SiC外延衬底的第1主面而形成构成半导体元件的杂质区域的工序(b)；将规定的离子注入上述SiC外延衬底的第2主面而形成控制上述SiC外延衬底的翘曲的离子注入区域的工序(c)；和在上述工序(b)及工序(c)之后将上述SiC外延衬底加热的工序(d)。

公开(公告)号：CN102859696B

公开(公告)日：2015-07-22

申请号：CN201180020961.3

申请日：2011-04-07

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  渡边宽

IPC: H01L29/12 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/2003 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/781 ,  H01L29/7811

Abstract: 本发明的目的在于提供一种反馈电容小、且开关损耗低的半导体装置。本发明的半导体装置具备：半导体基板（20）；漂移层（21），形成于半导体基板（20）表面上；第1阱区域（41），在漂移层（21）表面形成了多个；源极区域（80），是形成于各第1阱区域（41）表面的区域，将由该区域和漂移层（21）夹住的各第1阱区域（41）表面规定为沟道区域；栅电极（50），从沟道区域上到漂移层（21）上隔着栅极绝缘膜（30）形成；以及第2阱区域（43），在栅电极（50）下的漂移层（21）内部埋设，并且与相互相邻的各第1阱区域（41）的各个连接地形成。

公开(公告)号：CN104620381A

公开(公告)日：2015-05-13

申请号：CN201380046464.X

申请日：2013-04-11

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  三浦成久 ,  今泉昌之

IPC: H01L27/04 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L27/0629 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/872

Abstract: 在作为回流二极管内置了肖特基势垒二极管的半导体装置中，在回流状态下使最大单极电流增大，并且在截止状态下降低漏电流。在第1导电类型的漂移层(20)的表层侧设置了的相邻的第2导电类型的阱区域(30)之间的表面中的至少一部分中，具备肖特基电极(75)，使处于肖特基电极(75)的下部并且处于相邻的所述阱区域(30)之间的第1区域内的第1导电类型的杂质浓度比漂移层(20)的第1导电类型的第1杂质浓度高、并且比阱区域(30)的第2导电类型的第2杂质浓度低。

公开(公告)号：CN104285301A

公开(公告)日：2015-01-14

申请号：CN201380025183.6

申请日：2013-03-12

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  日野史郎 ,  古川彰彦 ,  阿部雄次 ,  中田修平 ,  今泉昌之 ,  香川泰宏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42356 ,  H01L29/66068 ,  H01L29/66893 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/8083

Abstract: MOSFET的源极区域(12)包含与源极焊盘(41)连接的源极接触区域(12a)、与阱区域(20)的沟道区域邻接的源极延伸区域(12b)、以及配置在源极延伸区域(12b)与源极接触区域(12a)之间且杂质浓度不同于源极延伸区域(12b)以及源极接触区域(12a)的源极电阻控制区域(15a)。这三个区域被串联连接在源极焊盘(41)与阱区域(20)的沟道区域之间。

公开(公告)号：CN103548145A

公开(公告)日：2014-01-29

申请号：CN201280024635.4

申请日：2012-03-07

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  三浦成久 ,  古川彰彦 ,  中尾之泰 ,  渡边友胜 ,  多留谷政良 ,  海老池勇史 ,  今泉昌之 ,  绫淳

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7816 ,  H01L29/7845 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。

公开(公告)号：CN107078160B

公开(公告)日：2020-07-17

申请号：CN201580052278.6

申请日：2015-09-07

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  三浦成久

IPC: H01L29/78 ,  H01L27/04 ,  H01L29/12

Abstract: MOSFET的源极区域(12)包括与源电极(41)连接的源极接触区域(12a)、与阱区域(20)的沟道区域邻接的源极伸展区域(12b)、以及在源极伸展区域(12b)与源极接触区域(12a)之间配设了的源极电阻控制区域(15)。源极电阻控制区域(15)包括杂质浓度比源极接触区域(12a)或者源极伸展区域(12b)低的低浓度源极电阻控制区域(15a)、和形成于阱区域(20)与低浓度源极电阻控制区域(15a)之间且杂质浓度比低浓度源极电阻控制区域(15a)高的高浓度源极电阻控制区域(15b)。

公开(公告)号：CN109755321A

公开(公告)日：2019-05-14

申请号：CN201910050925.X

申请日：2014-02-04

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  田中梨菜 ,  福井裕 ,  三浦成久 ,  阿部雄次 ,  今泉昌之

IPC: H01L29/78 ,  H01L29/16 ,  H01L21/336

Abstract: 提供一种绝缘栅型碳化硅半导体装置及其制造方法。具备：在主面是设置了大于0°的偏离角的{0001}面4H型的碳化硅基板1上的第1导电类型的漂移层(2a)、在漂移层(2a)的表层侧的第2导电类型的第1基区(3)、第1导电类型的源极区域(4)、沟槽(5)、在沟槽侧壁处的栅极绝缘膜(6)、与沟槽(5)的底部相接地设置在漂移层(2a)内的第2导电类型的保护扩散层(13)、以及为了将保护扩散层(13)与第1基区(3)连接而与沟槽侧壁的多个面中的一面的至少一部分相接地设置了的第2导电类型的第2基区(14)，第2基区(14)相接的沟槽侧壁面是对与 方向平行的面朝向 方向附加大于0°的沟槽偏离角而得到的面。

公开(公告)号：CN108292676A

公开(公告)日：2018-07-17

申请号：CN201580085013.6

申请日：2015-12-07

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  菅原胜俊 ,  香川泰宏 ,  三浦成久

IPC: H01L29/78 ,  H01L29/12

Abstract: 在碳化硅单晶基板(1)上，设置有具有第1杂质浓度的第1导电类型的漂移层(2)、第2导电类型的体区域(5)以及第1导电类型的源极区域(3)。栅极绝缘膜(9)覆盖沟槽(7)，该沟槽在第1单元区域(CL1)以及第2单元区域(CL2)中贯通源极区域(3)以及体区域(5)而到达漂移层(2)。栅电极(10)内置于沟槽(7)内。第1导电类型的高浓度层(6)在第1单元区域(CL1)中设置于漂移层(2)与体区域(5)之间，具有比第1杂质浓度高的第2杂质浓度。电流抑制层(14)在第2单元区域(CL2)中设置于漂移层(2)与体区域(5)之间，具有第1导电类型，具有比第1杂质浓度高且比第2杂质浓度低的第3杂质浓度。

公开(公告)号：CN106537568A

公开(公告)日：2017-03-22

申请号：CN201580038164.6

申请日：2015-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久 ,  中西洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明涉及半导体装置的制造方法及半导体装置。所述半导体装置的制造方法具备：准备在SiC支承衬底上配设了与上述SiC支承衬底相比杂质浓度为1万分之1以下、并且厚度为50μm以上的SiC外延生长层的SiC外延衬底的工序(a)；选择性地将杂质离子注入上述SiC外延衬底的第1主面而形成构成半导体元件的杂质区域的工序(b)；将规定的离子注入上述SiC外延衬底的第2主面而形成控制上述SiC外延衬底的翘曲的离子注入区域的工序(c)；和在上述工序(b)及工序(c)之后将上述SiC外延衬底加热的工序(d)。