公开(公告)号：CN107431091B

公开(公告)日：2020-05-19

申请号：CN201580078411.5

申请日：2015-11-19

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  香川泰宏 ,  菅原胜俊 ,  三浦成久

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明涉及碳化硅半导体装置及其制造方法。第1导电型的漂移层(2)包含碳化硅。第2导电型的主体区域(5)设置在漂移层(2)上。第1导电型的源极区域(3)设置在主体区域(5)上。源极电极(11)连接于源极区域(3)。栅极绝缘膜(9)设置在贯通主体区域(5)和源极区域(3)的沟槽(6)的侧面上和底面上。栅极电极(10)隔着栅极绝缘膜(9)设置在沟槽(6)内。第2导电型的沟槽底面保护层(15)在漂移层(2)内设置在沟槽(6)的底面的下方，电连接于源极电极(11)。沟槽底面保护层(15)具有：高浓度保护层(8)；和设置在高浓度保护层(8)的下方、杂质浓度比高浓度保护层(8)低的第1低浓度保护层(7)。

公开(公告)号：CN111162073A

公开(公告)日：2020-05-15

申请号：CN201911059877.7

申请日：2019-11-01

Applicant: 三菱电机株式会社

Inventor： 石桥和也 ,  楢崎敦司 ,  香川泰宏 ,  田口健介

IPC: H01L27/04 ,  H01L29/06 ,  H01L29/423

Abstract: 涉及碳化硅半导体装置及电力转换装置。提供能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。漂移层(21)具有第1导电型。阱区域(22)具有第2导电型。源极区域(23)设置于阱区域(22)之上，具有第1导电型。阱接触区域(24)与阱区域(22)接触，阱接触区域(24)具有第2导电型，具有比阱区域(22)的第2面处的杂质浓度高的第2面处的杂质浓度。栅极电极(42)设置于栅极绝缘膜(41)之上。肖特基电极(51)与漂移层(21)接触。源极欧姆电极(52)与源极区域(23)接触。电阻体(53)与阱接触区域(24)接触，电阻体(53)具有比源极欧姆电极(52)高的每单位面积的电阻。

公开(公告)号：CN107683530A

公开(公告)日：2018-02-09

申请号：CN201680031243.9

申请日：2016-05-16

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  田中梨菜 ,  福井裕 ,  菅原胜俊

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 保护扩散区域(11)具有：第一保护扩散区域(11A)，配置于最接近终端区域(200)的位置；以及第二保护扩散区域(11B)，与第一保护扩散区域(11A)隔着第一间隔(SP1)配置。作为终端扩散区域(12)与第一保护扩散区域(11A)之间的距离的第二间隔(SP2)大于第一间隔(SP1)。第一导电类型的电流扩散层(30)具有：第一电流扩散层(31)，位于第一保护扩散区域(11A)与第二保护扩散区域(11B)之间且具有比漂移层(2)的杂质浓度高的杂质浓度；以及第二电流扩散层(32V)，位于第一保护扩散区域(11A)与终端扩散区域(12)之间。第二电流扩散层(32V)包括具有比电流扩散层(31)的杂质浓度低的杂质浓度的区域。

公开(公告)号：CN107078159A

公开(公告)日：2017-08-18

申请号：CN201580051622.X

申请日：2015-09-09

Applicant: 三菱电机株式会社

Inventor： 福井裕 ,  香川泰宏 ,  田口健介 ,  藤原伸夫 ,  菅原胜俊 ,  田中梨菜

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于在具有外部沟槽的沟槽栅极型的半导体装置中提高外部沟槽开口端的角部处的绝缘膜的可靠性。本发明的半导体装置的特征在于，具备：栅极沟槽(6)，达至单元区域(30)内的n型的漂移层(3)的内部；外部沟槽(6a)，形成在单元区域的外侧；栅极电极(8)，隔着栅极绝缘膜(7)而形成在栅极沟槽(6)的内部；栅极布线(20)，隔着绝缘膜(22)而形成在外部沟槽(6a)的内部；以及栅极布线引出部(14)，以覆盖外部沟槽(6a)的单元区域侧的开口端的角部的方式隔着绝缘膜(22)而形成，电连接栅极电极(8)和栅极布线，在与角部相接的漂移层的表面层形成的第2杂质区域是p型，第2杂质区域是阱区域的一部分。

公开(公告)号：CN106796955A

公开(公告)日：2017-05-31

申请号：CN201580052617.0

申请日：2015-09-16

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  香川泰宏 ,  田中梨菜 ,  福井裕

IPC: H01L29/78 ,  H01L29/12

Abstract: 特征在于具备：第2导电类型的基极区域(3)，形成在第1导电类型的漂移层(2a)上；第1导电类型的源极区域(4)，位于基极区域(3)内；沟槽(5)，贯通基极区域(3)和源极区域(4)，在俯视时划分单元区域(14)；第2导电类型的保护扩散层(7)，配设于沟槽(5)的底部；栅极电极(8)，隔着栅极绝缘膜(6)埋入到沟槽(5)内；源极电极(10)，与源极区域(4)电连接；以及保护接触区域(15)，配设于3个以上的单元区域(14)的位置，连接保护扩散层(7)和源极电极(10)，保护接触区域(15)被配设成使以处于最近的距离的3个保护接触区域(15)的中心为顶点的三角形(18)成为锐角三角形。

公开(公告)号：CN105593997A

公开(公告)日：2016-05-18

申请号：CN201480054456.4

申请日：2014-06-13

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  香川泰宏 ,  三浦成久 ,  阿部雄次 ,  福井裕 ,  富永贵亮

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 提供一种能够缓和在沟槽下部形成的保护扩散层中的电场的碳化硅半导体装置。碳化硅半导体装置(100)具备：第一导电类型的漂移层(2a)；在半导体层(2)内的上部形成的第一导电类型的源极区域(4)；贯通源极区域(4)以及基极区域(3)而形成的活性沟槽(5a)；在活性沟槽(5a)的周围形成的终端沟槽(5b)；在活性沟槽(5a)的底面以及侧面形成的栅极绝缘膜(6)；隔着栅极绝缘膜(6)埋在活性沟槽(5a)内而形成的栅电极(7)；形成于活性沟槽(5a)的下部的、第二导电类型的杂质浓度为第一杂质浓度的第二导电类型的保护扩散层(13)；以及形成于终端沟槽(5b)的下部的、第二导电类型的杂质浓度为比第一杂质浓度低的第二杂质浓度的第二导电类型的终端扩散层(16)。

公开(公告)号：CN103125024A

公开(公告)日：2013-05-29

申请号：CN201180046411.9

申请日：2011-04-15

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  古川彰彦 ,  三浦成久 ,  香川泰宏 ,  浜田宪治 ,  中木义幸

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/12 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明涉及半导体装置及其制造方法，以与活性区域（2）邻接的方式，形成了由比较低浓度地包含P型杂质的多个P型注入层构成的RESURF层（101）。RESURF层（101）从P型基底（2）侧依次包括以包围P型基底（2）的方式配置的第1RESURF层（11）、第2RESURF层（12）、第3RESURF层（13）、第4RESURF层（14）以及第5RESURF层（15）。第2RESURF层（12）构成为与第1RESURF层（11）相同的注入量的小区域（11'）、和与第3RESURF层（13）相同的注入量的小区域（13'）多重地交替排列。第4RESURF层（14）构成为与第3RESURF层（13）相同的注入量的小区域（13'）、和与第5RESURF层（15）相同的注入量的小区域（15'）多重地交替排列。

公开(公告)号：CN102947934A

公开(公告)日：2013-02-27

申请号：CN201080067692.1

申请日：2010-06-24

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  香川泰宏 ,  三浦成久 ,  日野史郎 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  今泉昌之

IPC: H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/0485 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7805 ,  H01L29/7815

Abstract: 在具备感测焊盘的进行高速转换的功率半导体器件中，由于在进行转换时流过位移电流并与该电流通路的阻抗相互作用，而在感测焊盘下部的阱区产生高电压，有时由于高电压而导致如栅绝缘膜那样的薄的绝缘膜被介质击穿从而破坏功率半导体器件。本发明的功率半导体器件具备设置在感测焊盘下部的阱区之上、并贯通比栅绝缘膜厚的场绝缘膜来与源极焊盘连接的感测焊盘阱接触孔，因此能够提高可靠性。

公开(公告)号：CN111354779B

公开(公告)日：2023-09-12

申请号：CN201911292896.4

申请日：2019-12-16

Applicant: 三菱电机株式会社

Inventor： 寺岛知秀 ,  香川泰宏 ,  田口健介

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/06

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。提供用于在具有电压感测构造的半导体装置中对寄生晶体管的动作进行抑制的技术。半导体装置具有半导体层(2)、第一杂质区域(3A)、第二杂质区域(3B)、第一半导体区域(4A)、第二半导体区域(4B)、第一电极(6)、第二电极(S1)、第三电极(S2)，第二杂质区域至少在第二半导体区域的下方具有低寿命区域(1000)，该低寿命区域(1000)是具有比第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。

公开(公告)号：CN108292680B

公开(公告)日：2021-01-22

申请号：CN201680068913.4

申请日：2016-09-29

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  福井裕 ,  菅原胜俊 ,  黑岩丈晴 ,  香川泰宏

IPC: H01L29/78 ,  H01L29/12

Abstract: 本发明涉及一种能够抑制由晶面导致的通态电流的不均以及阈值电压的不均的碳化硅半导体装置。碳化硅半导体装置包括碳化硅漂移层(2)、主体区域(5)、源极区域(3)、多条沟槽(7)、栅极绝缘膜(9)、栅电极(10)、源电极(11)、漏电极(12)和耗尽抑制层(6)，所述碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面。耗尽抑制层俯视时位于被多条沟槽夹着的位置，在碳化硅半导体衬底的带有偏角的方向上，耗尽抑制层和与耗尽抑制层相邻的一个沟槽之间的距离，不同于耗尽抑制层和与耗尽抑制层相邻的另一个沟槽之间的距离。