公开(公告)号：CN107302051B

公开(公告)日：2022-06-24

申请号：CN201610768086.1

申请日：2016-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  沈桂弘 ,  匡训冲 ,  蔡正原 ,  李汝谅

IPC: H01L43/08 ,  H01L43/02 ,  H01L43/12

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括底电极通孔(BEVA)、位于BEVA上的再生层以及位于再生层上方的磁性隧道结(MTJ)层。BEVA包括位于BEVA的沟槽的底部和侧壁上方的衬垫层以及位于衬垫层上方的电镀的铜，填充BEVA的沟槽。再生层覆盖衬垫层的顶面和电镀的铜的顶面。

公开(公告)号：CN114628258A

公开(公告)日：2022-06-14

申请号：CN202110418859.4

申请日：2021-04-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李名哲 ,  陈升照 ,  周正贤 ,  蔡正原

IPC: H01L21/50

Abstract: 本发明提供一种制造半导体配置的方法，包含：在第一晶片的第一晶片界面区中形成第一分子离子层；在第二晶片的第二晶片界面区中形成第二分子离子层；通过在朝向第一晶片界面区以及第二晶片界面区的方向上向第一晶片或第二晶片中的至少一个施加压力来形成将第一晶片界面区连接到第二晶片界面区的第一分子键；以及使第一晶片以及第二晶片退火以形成将第一晶片界面区连接到第二晶片界面区的第二分子键。

公开(公告)号：CN109427832B

公开(公告)日：2021-09-28

申请号：CN201711246847.8

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周耕宇 ,  周正贤 ,  蔡正原 ,  杜友伦

IPC: H01L27/146

Abstract: 本公开实施例涉及影像感应器集成芯片，其具有的深沟槽隔离结构具有反射元件。影像感应器集成芯片包含影像感应元件安排在基底内，多个突出部沿着基底的第一侧安排在影像感应元件之上，一或更多吸收增强层安排在这些突出部上方且在突出部之间，多个深沟槽隔离结构安排于沟槽内且设置于影像感应元件的相对两侧，并从基底的第一侧延伸至基底内，这些深沟槽隔离结构各自包含反射元件，其具有一或更多反射区配置为反射电磁辐射。通过使用反射元件反射电磁辐射，使相邻的像素区之间的串音(cross‑talk)减少，藉此改善影像感应器集成芯片的效能。

公开(公告)号：CN112750758A

公开(公告)日：2021-05-04

申请号：CN202010940991.7

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周正贤 ,  陈昇照 ,  蔡正原 ,  吴国铭

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L21/60

Abstract: 在一些实施例中，本公开涉及一种形成集成芯片结构的方法。可以通过在设置在第一半导体衬底的上表面上方的第一互连结构内形成多个互连层来执行该方法。执行边缘修整工艺以沿着第一半导体衬底的周边去除第一互连结构和第一半导体衬底的部分。边缘修整工艺导致第一半导体衬底具有通过直接设置在第一半导体衬底上方的内侧壁而耦合到上表面的凹进表面。在执行边缘修整工艺之后，在第一互连结构的侧壁上形成介电保护层。本公开还涉及形成多维集成芯片的方法以及集成芯片结构。

公开(公告)号：CN112436087A

公开(公告)日：2021-03-02

申请号：CN202010656452.0

申请日：2020-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  蔡正原 ,  蔡子中 ,  江法伸

IPC: H01L45/00

Abstract: 本公开的各种实施例涉及包含数据存储结构的存储单元。顶部电极上覆于底部电极。数据存储结构安置于顶部电极与底部电极之间。数据存储结构包含第一数据存储层、第二数据存储层以及第三数据存储层。第二数据存储层安置于第一数据存储层与第三数据存储层之间。第二数据存储层具有比第三数据存储层低的带隙。第一数据存储层具有比第二数据存储层低的带隙。

公开(公告)号：CN109524388B

公开(公告)日：2020-07-31

申请号：CN201711085852.5

申请日：2017-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李名哲 ,  陈奕男 ,  陈升照 ,  周正贤 ,  蔡正原

IPC: H01L23/64 ,  H01L23/522

Abstract: 本发明实施例涉及具有集成电感器的半导体结构。本发明实施例揭示一种半导体结构，其包含：衬底；所述衬底上方的第一钝化层；所述第一钝化层上方的第二钝化层；及所述第二钝化层中的磁芯；其中所述磁芯包含第一磁性材料层及在所述第一磁性材料层上方的第二磁性材料层，所述第一磁性材料层及所述第二磁性材料层被高电阻隔离层分离，且所述高电阻隔离层具有大于约1.3欧姆‑厘米的电阻率。

公开(公告)号：CN104008994B

公开(公告)日：2020-06-09

申请号：CN201410186381.7

申请日：2010-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/311 ,  H01L21/336

Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。

公开(公告)号：CN106158899B

公开(公告)日：2019-04-23

申请号：CN201510148819.7

申请日：2015-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  林杏莲 ,  梁晋玮 ,  蔡正原 ,  蔡嘉雄

IPC: H01L27/24 ,  H01L45/00

Abstract: 本发明提供了电阻式随机存取存储器(RRAM)单元的集成电路或半导体结构。RRAM单元包括底电极和布置在底电极上方的具有可变电阻的数据存储区。此外，RRAM单元还包括布置在数据存储区上方的扩散阻挡层、布置在扩散阻挡层上方的离子库区以及布置在离子库区上方的顶电极。本发明也提供了用于制造RRAM单元的集成电路或半导体结构的方法。本发明还涉及改进电阻式随机存取存储器(RRAM)的保持性能的高k方案。

公开(公告)号：CN109585646A

公开(公告)日：2019-04-05

申请号：CN201810631318.8

申请日：2018-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昇照 ,  萧清泰 ,  张耀文 ,  匡训沖 ,  蔡正原

IPC: H01L43/08 ,  H01L43/12 ,  H01L45/00

Abstract: 提供具有蚀刻停止层的存储单元。存储单元包含底部电极设置于基底上方。开关介电质设置于底部电极上方并且具有可变电阻。顶部电极设置于开关介电质上方。侧壁间隔层沿着底部电极、开关介电质和顶部电极的多个侧壁往上延伸。下蚀刻停止层设置于下介电层上方并且衬于侧壁间隔层的外侧壁。下蚀刻停止层是由与侧壁间隔层不同的材料形成，并且保护顶部电极免于制造程序期间的损伤。也提供用于制造存储单元的方法。

公开(公告)号：CN108550694A

公开(公告)日：2018-09-18

申请号：CN201810293503.0

申请日：2013-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  郑凯文 ,  蔡正原 ,  蔡嘉雄

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12

Abstract: 本发明提供了一种半导体存储器件。该器件包括：具有反铁磁材料并设置在第一电极上方的固定层；设置在该固定层上方的被固定层；设置在该被固定层上方的隧道层，设置在该隧道层上方的自由层以及设置在该自由层上方的保护层。该保护层包括金属氧化物和金属氮化物材料。本发明提供磁阻随机存取存储器单元及其制造方法。