公开(公告)号：CN101124152B

公开(公告)日：2013-01-23

申请号：CN200480040987.4

申请日：2004-11-18

Applicant: 昆南诺股份有限公司

Inventor： L·I·萨米尔松 ,  K·W·德佩尔特

IPC: B82B1/00 ,  B82B3/00 ,  C30B11/12 ,  C30B29/44 ,  C30B29/40

CPC classification number: C30B29/62 ,  B01J21/185 ,  B01J37/0238 ,  B82Y20/00 ,  B82Y30/00 ,  C30B11/12 ,  C30B29/40 ,  C30B29/44 ,  C30B29/605 ,  H01L21/02392 ,  H01L21/02433 ,  H01L21/02543 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02653 ,  H01L31/035236 ,  H01L31/03529 ,  H01L31/101 ,  H01L33/18 ,  H01L33/20 ,  H01L33/24 ,  Y02E10/50 ,  Y10S438/96 ,  Y10S438/962 ,  Y10S977/754 ,  Y10S977/89 ,  Y10S977/891 ,  Y10S977/921 ,  Y10T428/25

Abstract: 一种形成具有树形式的纳米结构的方法，包括第一阶段和第二阶段。第一阶段包括在衬底表面上提供一个或多个催化颗粒，并经由每个催化颗粒生长第一纳米晶须。第二阶段包括在每个第一纳米晶须的周边上提供一个或多个第二催化颗粒，和从每个第二催化颗粒生长从各自第一纳米晶须的周边横向伸出的第二纳米晶须。可包括另外的阶段以生长一个或多个从前一阶段的纳米晶须伸出的另外纳米晶须。可在纳米晶须内形成异质结构。这种纳米结构可形成太阳能电池阵列或发光面板的元件，其中纳米晶须由光敏材料形成。可通过定位第一纳米晶须紧密到一起形成神经网络，从而邻近的树通过随后阶段中生长的纳米晶须接触另外一个，并且纳米晶须内的异质结形成对电流的隧道势垒。

公开(公告)号：CN102351169A

公开(公告)日：2012-02-15

申请号：CN201110192086.9

申请日：2005-04-29

Applicant: 纳米系统公司

Inventor： 潘尧令 ,  段镶锋 ,  B·杜布罗 ,  J·戈德曼 ,  S·莫斯特拉谢 ,  牛春明 ,  L·T·罗马诺 ,  D·斯顿博

IPC: C01B31/02 ,  B82Y40/00

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/162 ,  C01B32/18 ,  C30B11/12 ,  C30B25/00 ,  C30B29/06 ,  C30B29/60 ,  C30B29/605 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02422 ,  H01L21/02521 ,  H01L21/02573 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02645 ,  H01L21/02653 ,  H01L29/0665 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/7854 ,  H01L2924/0002 ,  Y10S438/962 ,  Y10S977/742 ,  Y10S977/743 ,  Y10S977/843 ,  Y10S977/891 ,  H01L2924/00

Abstract: 本发明涉及纳米线生长和获取的体系和方法。在一个实施方案中，提供纳米线生长和掺杂的方法，包括使用硅前体的组合的用于外延取向纳米线生长的方法。在本发明的又一个方面中，提供通过牺牲生长层的使用提高纳米线质量的方法。在本发明的另一个方面中，提供用于将纳米线从一个衬底转移到另一个衬底的方法。

公开(公告)号：CN101609960A

公开(公告)日：2009-12-23

申请号：CN200910147531.2

申请日：2009-06-18

Applicant: 阿尔卡特朗讯

Inventor： 弗朗索瓦·勒拉尔热 ,  邦雅曼·鲁索 ,  阿兰·阿卡尔 ,  弗雷德里克·波默罗 ,  弗朗西斯·普安特 ,  罗曼·布勒诺

IPC: H01S5/34 ,  H01S5/50 ,  H01L31/101 ,  G02F1/35

CPC classification number: H01L29/127 ,  B82Y10/00 ,  B82Y20/00 ,  H01S5/3406 ,  H01S5/3412 ,  H01S5/34373 ,  Y10S438/962

Abstract: 本发明提供了一种制造光学器件的方法以及一种光学器件，该光学器件具有位于势垒层(12)中间的一个或多个量子点层(13)。在势垒层(12)上生长了分隔层(15)，以致分隔层(15)适于实质上阻挡由量子点层感应的应变场，从而针对后续势垒层(12)产生平滑的生长面。

公开(公告)号：CN100521237C

公开(公告)日：2009-07-29

申请号：CN200580023972.1

申请日：2005-07-12

Applicant: NXP股份有限公司

Inventor： R·叙尔迪努 ,  P·阿加瓦尔 ,  A·R·巴尔克宁德 ,  E·P·A·M·巴克斯

IPC: H01L29/775 ,  H01L29/78 ,  H01L51/05 ,  H01L51/30 ,  H01L21/336 ,  B82B3/00

CPC classification number: H01L29/78 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/20 ,  H01L29/76 ,  Y10S438/962 ,  Y10S977/762 ,  Y10S977/818 ,  Y10S977/938

Abstract: 晶体管器件由连续的线形纳米结构形成，该纳米结构具有源区、漏区以及源区和漏区之间的沟道区。源区(20)和漏区(26)由纳米线形成而沟道区(24)由纳米管形成。提供与沟道区(24)相邻的绝缘栅极(32)，用以控制源区和漏区之间沟道区中的导电性。

公开(公告)号：CN101346829A

公开(公告)日：2009-01-14

申请号：CN200680049326.7

申请日：2006-12-29

Applicant: 林明农 ,  陈崇钦

Inventor： 林明农

IPC: H01L47/00 ,  H01L29/06

CPC classification number: C23C14/044 ,  B82Y10/00 ,  C23C14/042 ,  C23C14/225 ,  G03F7/40 ,  H01L29/66439 ,  Y10S438/962 ,  Y10S977/762 ,  Y10S977/771 ,  Y10S977/774 ,  Y10S977/938

Abstract: 一种使用半导体微影技术制备单电子电晶体的方法。在一涂有光阻剂的基材上，形成一奈米结构筒状细孔。将气体分子镀源材料以垂直方向穿过奈米缩小口，而直接在基材上沈积出一与奈米缩小口相同开口直径的浮闸奈米量子点。另汲极、源极与闸极等奈米量子点也由镀源材料保持相同的输出方向，且使基材倾斜并以顺时钟方向绕着该基材的中心轴旋转而分别地加以形成。再以湿式或干式蚀刻方式除去基材光阻剂上的奈米结构筒状细孔后，即可在基材表面上形成具有一浮闸奈米量子点、一汲极奈米量子点、一源极奈米量子点及一闸极奈米量子点的一个单电子电晶体。

公开(公告)号：CN1656658A

公开(公告)日：2005-08-17

申请号：CN03811872.6

申请日：2003-05-19

Applicant: 帝国学院创新有限公司

Inventor： T·S·琼斯 ,  P·霍维 ,  R·默里 ,  E·勒鲁

IPC: H01S5/34 ,  H01L33/00 ,  H01L31/0352 ,  H01L29/12 ,  H01L21/20

CPC classification number: B82Y20/00 ,  B82Y10/00 ,  H01L21/02395 ,  H01L21/02458 ,  H01L21/02463 ,  H01L21/0254 ,  H01L21/02546 ,  H01L21/0259 ,  H01L29/127 ,  H01L33/06 ,  H01S5/32366 ,  H01S5/3403 ,  H01S5/3412 ,  H01S5/34306 ,  Y10S438/962

Abstract: 借助于形成被具有延伸通过其中的应变区域的间隔层覆盖的第一层量子点，提供了一种形成组合有半导体量子点的光电子器件有源区的方法，此量子点在大致293K的温度下，在超过1350nm的波长处发生基态发射。间隔层然后形成为模板，其上可以形成具有受到下方第一层量子点影响的表面密度和构造的有源层的量子点。这使得能够选择更有利于形成长波长下以窄的不均匀加宽发射的有源层中的量子点的生长参数。作为一个例子，可以在比形成第一层量子点更低的温度下形成量子点的有源层。有源层的量子点然后承受与周围间隔层和帽层更少的相互混合，还能够保留更多的应变弛豫态，这导致具有更窄的不均匀加宽的长波长发射。此方法特别适合于GaAs衬底上的光电子器件的有源层的生长。

公开(公告)号：CN1550030A

公开(公告)日：2004-11-24

申请号：CN01816168.5

申请日：2001-08-22

Applicant: 哈佛学院董事会

Inventor： 查尔斯·M·利伯 ,  崔屹 ,  段镶锋 ,  黄昱

IPC: H01L21/00

CPC classification number: H01L29/0665 ,  B01J23/50 ,  B01J23/52 ,  B01J23/72 ,  B01J35/0013 ,  B01J37/349 ,  B81C1/0019 ,  B81C1/00206 ,  B82Y10/00 ,  B82Y15/00 ,  B82Y30/00 ,  B82Y40/00 ,  C30B11/00 ,  C30B25/005 ,  C30B29/605 ,  G01N27/4146 ,  G01N33/54373 ,  G11C13/0014 ,  G11C13/0019 ,  G11C13/025 ,  G11C13/04 ,  G11C2213/77 ,  G11C2213/81 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02557 ,  H01L21/0256 ,  H01L21/02573 ,  H01L21/02581 ,  H01L21/02603 ,  H01L21/02606 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02653 ,  H01L23/53276 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/18 ,  H01L29/20 ,  H01L29/207 ,  H01L29/22 ,  H01L29/24 ,  H01L29/26 ,  H01L29/267 ,  H01L33/06 ,  H01L33/18 ,  H01L33/20 ,  H01L51/002 ,  H01L51/0048 ,  H01L2924/0002 ,  Y02E10/549 ,  Y02P70/521 ,  Y10S438/962 ,  Y10S977/762 ,  Y10S977/847 ,  Y10S977/858 ,  Y10S977/882 ,  Y10S977/883 ,  Y10S977/892 ,  Y10S977/936 ,  Y10T428/24 ,  H01L2924/00

Abstract: 是下列至少其中之一的体搀杂半导体：单晶体；拉长且体搀杂的半导体，所述半导体在沿其纵轴上的任意点上具有小于500纳米的最大横截面尺寸；以及具有至少一个具有小于500纳米的最小宽度的部分的独立式且体搀杂的半导体。这样的半导体可能包含一个包含第一半导体的内核；以及一个包含不同于第一半导体的材料的外壳。这样的半导体可能被拉长，并且可能在沿这样的半导体的纵剖面上的任意点，具有大于4∶1、或者大于10∶1、或者大于100∶1、或者甚至大于1000∶1的剖面长度和最大宽度的比值。这样的半导体的至少一个部分可能(具有，原文丢失have)小于200纳米、或小于150纳米、或小于100纳米、或小于80纳米、或小于70纳米、或小于60纳米、或小于40纳米、或小于20纳米、或小于10纳米、或者甚至小于5纳米的最小宽度。这样的半导体可能是单晶体且是独立式的。这样的半导体可能或者是轻n搀杂、重n搀杂、轻p搀杂或重p搀杂的。这样的半导体可能在生长过程中被搀杂。这样的半导体可能是器件的零件，该器件可能包括多种器件及其组合中的任一个，并且多种装配技术能被用于用这样的半导体制造器件。两个或更多这样的半导体，包括这类半导体的阵列，能被组合以形成器件，例如，形成器件的交p－n结。这样的器件在某些尺寸上可能表现出量子限制和其他的量子现象，并且从一个或更多这样的半导体发射的光的波长能够通过选择这样的半导体的宽度来控制。这样的半导体和以及用其制造的器件能被用于多种应用。

公开(公告)号：CN102484052B

公开(公告)日：2015-09-16

申请号：CN201080033519.X

申请日：2010-07-21

Applicant: 桑迪士克科技股份有限公司

Inventor： 维诺德·罗伯特·普拉亚思 ,  詹姆斯·K·卡伊 ,  东谷政昭 ,  塔卡西·奥里莫托 ,  乔治·马塔米斯 ,  亨利·钦

IPC: H01L21/28 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76224 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11536 ,  H01L27/11546 ,  H01L27/11573 ,  H01L29/788 ,  Y10S438/962 ,  Y10S977/774 ,  Y10S977/936

Abstract: 将基于纳米结构的电荷存储区域(CSR1-CSR5)包括在非易失性存储器设备中，并且与选择栅极(SG1)和外围电路(PG1、PG2)的制作集成在一起。在存储器阵列区和外围电路区的衬底上，应用一个或多个纳米结构涂层。提供用于从衬底的非期望区(例如用于选择栅极和外围晶体管的目标区)除去纳米结构涂层的各种方法。在一个示例中，使用基于自组装的过程形成一个或多个纳米结构涂层，以在衬底的有源区上有选择地形成纳米结构。自组装允许形成彼此电绝缘的离散的纳米结构线，而不需要对纳米结构涂层进行图案化或蚀刻。

公开(公告)号：CN1816914B

公开(公告)日：2010-12-29

申请号：CN200480018904.1

申请日：2004-06-29

Applicant: NXP股份有限公司

Inventor： Y·波诺马雷

IPC: H01L29/778 ,  H01L29/15

CPC classification number: H01L29/78696 ,  H01L29/1054 ,  H01L29/152 ,  H01L29/7782 ,  H01L29/7838 ,  H01L29/78687 ,  Y10S438/962

Abstract: 公开了用于在具有量子阱结构(4)的多层结构(3)的衬底(2)上获得的半导体器件(1)和方法。量子阱结构(4)包括由绝缘层(6，6’)夹在中间的半导体层(5)，其中绝缘层(6，6’)的材料优选具有高介电常数。在FET中，量子阱(4，9)用作沟道，允许较高的驱动电流和较低的截止电流。降低了短沟道效应。甚至对于亚35nm栅极长度，多沟道FET也适合于操作。在该方法中，优选通过MBE，通过交替地在相互的顶部上外延生长高介电常数材料和半导体材料来形成量子阱。

公开(公告)号：CN101887935A

公开(公告)日：2010-11-17

申请号：CN201010206782.6

申请日：2001-08-22

Applicant: 哈佛学院董事会

Inventor： 查尔斯·M·利伯 ,  崔屹 ,  段镶锋 ,  黄昱

IPC: H01L33/20 ,  H01L29/73 ,  H01L29/06 ,  H01L31/08 ,  C30B29/60

CPC classification number: H01L29/0665 ,  B01J23/50 ,  B01J23/52 ,  B01J23/72 ,  B01J35/0013 ,  B01J37/349 ,  B81C1/0019 ,  B81C1/00206 ,  B82Y10/00 ,  B82Y15/00 ,  B82Y30/00 ,  B82Y40/00 ,  C30B11/00 ,  C30B25/005 ,  C30B29/605 ,  G01N27/4146 ,  G01N33/54373 ,  G11C13/0014 ,  G11C13/0019 ,  G11C13/025 ,  G11C13/04 ,  G11C2213/77 ,  G11C2213/81 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02557 ,  H01L21/0256 ,  H01L21/02573 ,  H01L21/02581 ,  H01L21/02603 ,  H01L21/02606 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02653 ,  H01L23/53276 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/18 ,  H01L29/20 ,  H01L29/207 ,  H01L29/22 ,  H01L29/24 ,  H01L29/26 ,  H01L29/267 ,  H01L33/06 ,  H01L33/18 ,  H01L33/20 ,  H01L51/002 ,  H01L51/0048 ,  H01L2924/0002 ,  Y02E10/549 ,  Y02P70/521 ,  Y10S438/962 ,  Y10S977/762 ,  Y10S977/847 ,  Y10S977/858 ,  Y10S977/882 ,  Y10S977/883 ,  Y10S977/892 ,  Y10S977/936 ,  Y10T428/24 ,  H01L2924/00

Abstract: 本发明提供体掺杂半导体，其至少是下列其中之一：单晶体；拉长且体掺杂的半导体，所述半导体在沿其纵轴上的任意点上具有小于500纳米的最大横截面尺寸；至少一部分具有小于500纳米的最小宽度的自支撑且体掺杂的半导体，其中由体掺杂的半导体剖面产生的现象表现出所述剖面尺寸所引起的量子限制。此外还提供与体掺杂半导体相关的生长半导体的方法，制造器件的方法，半导体器件，制造纳米线半导体器件的方法，用纳米线制造发光二极管的方法，制造具有体掺杂半导体部件和一个和多个其他部件的装置的方法，在表面上装配多个拉长结构的方法，在表面上装配一个或更多拉长结构的系统以及半导体纳米线选择性地对准和定位在基体上的方法。