公开(公告)号：CN103262414B

公开(公告)日：2016-03-02

申请号：CN201180059615.6

申请日：2011-01-31

Applicant: 惠普发展公司 ,  有限责任合伙企业

Inventor： 易伟 ,  穆罕默德·沙基·库雷希 ,  弗雷德里克·佩纳 ,  理查德·J·卡特

IPC: H03K17/30 ,  H01L29/41 ,  G11C11/00

CPC classification number: G11C13/0069 ,  G11C13/0007 ,  G11C2013/0066 ,  G11C2013/0078 ,  G11C2213/32 ,  G11C2213/55 ,  G11C2213/77 ,  G11C2213/81 ,  H01L27/101

Abstract: 一种用于切换二维阵列中的忆阻器件的方法，在切换电压的一半被施加至所述忆阻器件的行线时检测通过所述二维阵列的泄漏电流。根据所检测的泄漏电流产生泄漏补偿电流，并且还产生切换电流斜坡。所述泄漏补偿电流和所述切换电流斜坡被合并以形成合并的切换电流，所述合并的切换电流被施加至所述忆阻器件的行线。在所述忆阻器件的电阻达到目标值时，从所述行线移除所述合并的切换电流。

公开(公告)号：CN101010793B

公开(公告)日：2011-09-28

申请号：CN200580028778.2

申请日：2005-06-28

Applicant: NXP股份有限公司

Inventor： 罗伯茨·T·F·范沙吉克 ,  普拉哈特·阿佳维 ,  埃里克·P·A·M·贝克斯 ,  马特吉·H·R·兰赫斯特 ,  米哈依尔·J·范杜里恩 ,  亚伯拉罕·R·贝尔克南德 ,  路易斯·F·费尼尔 ,  皮埃尔·H·沃尔里

IPC: H01L21/768 ,  H01L45/00

CPC classification number: H01L45/1273 ,  B82Y10/00 ,  G11C13/0004 ,  G11C13/025 ,  G11C2213/81 ,  H01L21/28525 ,  H01L21/76879 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2472 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/148 ,  H01L45/16

Abstract: 根据本发明的电子器件(100)包括电阻率可在第一值和第二值之间切换的存储材料层(107)。存储材料可以是相变材料。该电子器件(100)还包括一组纳米线(NW)，电连接该电子器件(100)的第一端子(172)与存储材料层(107)，从而使得能够从第一端子通过纳米线(NW)和存储材料层(107)向电子器件的第二端子(272)传导电流。每一纳米线(NW)在各自的接触面积与存储材料层(107)电接触。所有接触面积实质上相同。根据本发明的方法适于制造根据本发明的电子器件(100)。

公开(公告)号：CN101208666B

公开(公告)日：2010-05-19

申请号：CN200680022900.X

申请日：2006-04-26

Applicant: 惠普开发有限公司

Inventor： P·J·屈克斯 ,  W·J·罗比尼特 ,  G·塞鲁西 ,  R·S·威廉斯

IPC: G06F11/10

CPC classification number: G11C13/0023 ,  B82Y10/00 ,  G06F11/1016 ,  G11C8/10 ,  G11C11/54 ,  G11C13/0002 ,  G11C2213/77 ,  G11C2213/81

Abstract: 本发明的一个实施例提供被实施为具有电阻器状纳米线结的纳米线交叉杆(3000)或组合纳米线/微米级信号线交叉杆的多路分解器。一个实施例的多路分解器提供对从k个微米级地址线(3003，3004)到2k个或更少的纳米线(3006-3009)的信号输入的多路分解，采用补充内部地址线(3010，3012)以将2k个纳米线地址映射到更大的内部n位地址空间，其中n＞k。本发明的第二多路分解器实施例提供对n个微米级地址线到2k个纳米线的信号输入的多路分解，n＞k，使用2k个分布良好的n位外部地址以进入该2k个纳米线。本发明的附加实施例包括用来估算纳米线地址到不同大小的内部地址空间的不同映射或估算纳米线到不同大小的外部地址空间的映射的方法、用来估算地址映射和多路分解器设计的度量、以及多路分解器设计方法。

公开(公告)号：CN100437791C

公开(公告)日：2008-11-26

申请号：CN01141297.6

申请日：2001-10-15

Applicant: 惠普公司

Inventor： G·A·吉布森

IPC: G11B9/10 ,  G11B7/00

CPC classification number: G11C13/0014 ,  B82Y10/00 ,  G11B5/00 ,  G11B9/14 ,  G11B9/1409 ,  G11B9/1463 ,  G11B33/14 ,  G11B2005/0002 ,  G11B2005/0005 ,  G11C2213/81

Abstract: 本发明的某些具体实施方案是在这样的数据存储设备中管理的，即能够将数据在纳米尺寸的存取区域进行存储、读出和写入操作的数据存储设备。某些具体实施方案是在这样的设备中管理的，其中在存储介质(40)和能量发射触点(20)之间提供一个流动介质(90)和粒子(100)，并将能量从触点(20)输导到存储介质(40)。某些具体实施方案是在这样的设备中管理的，其中导体分子(120)被固定在存储介质(40)的表面，它可以将能量从能量发射触点(20)输导到存储介质(40)。某些具体实施方案是采用下面方法对存储介质(40)进行读出和写入操作的，它利用过渡粒子(100)以及/或者分子(120)来将射束从触点(20)输导到存储数据的存储介质(40)上。

公开(公告)号：CN101292300A

公开(公告)日：2008-10-22

申请号：CN200680039080.5

申请日：2006-07-21

Applicant: 惠普开发有限公司

Inventor： G·S·斯尼德 ,  P·J·屈克斯

IPC: G11C19/00 ,  G11C13/02

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C13/0023 ,  G11C19/00 ,  G11C2213/17 ,  G11C2213/77 ,  G11C2213/81

Abstract: 本发明的一个实施例是可以在某些纳米级和混合级逻辑电路中用于将输入信号分发到逻辑电路的个别纳米线(1011－1017)的纳米级移位寄存器。在描述的实施例中，纳米级移位寄存器包括两个纳米级锁存器(1030－1037)串联，每个串联由共用锁存器控制信号来控制。锁存器(1030－1033)的每个串联的内部锁存器交替地通过两个门串联(1023、1025、1027、1029、1022、1024、1026、1028)与另一个串联(1034－1037)的前一个锁存器和另一个串联的下一个锁存器互连，每个门串联由门信号线(1006和1004)控制。

公开(公告)号：CN101208666A

公开(公告)日：2008-06-25

申请号：CN200680022900.X

申请日：2006-04-26

Applicant: 惠普开发有限公司

Inventor： P·J·屈克斯 ,  W·J·罗比尼特 ,  G·塞鲁西 ,  R·S·威廉斯

IPC: G06F11/10

CPC classification number: G11C13/0023 ,  B82Y10/00 ,  G06F11/1016 ,  G11C8/10 ,  G11C11/54 ,  G11C13/0002 ,  G11C2213/77 ,  G11C2213/81

Abstract: 本发明的一个实施例提供被实施为具有电阻器状纳米线结的纳米线交叉杆(3000)或组合纳米线/微米级信号线交叉杆的多路分解器。一个实施例的多路分解器提供对从k个微米级地址线(3003，3004)到2k个或更少的纳米线(3006－3009)的信号输入的多路分解，采用补充内部地址线(3010，3012)以将2k个纳米线地址映射到更大的内部n位地址空间，其中n＞k。本发明的第二多路分解器实施例提供对n个微米级地址线到2k个纳米线的信号输入的多路分解，n＞k，使用2k个分布良好的n位外部地址以进入该2k个纳米线。本发明的附加实施例包括用来估算纳米线地址到不同大小的内部地址空间的不同映射或估算纳米线到不同大小的外部地址空间的映射的方法、用来估算地址映射和多路分解器设计的度量、以及多路分解器设计方法。

公开(公告)号：CN1550030A

公开(公告)日：2004-11-24

申请号：CN01816168.5

申请日：2001-08-22

Applicant: 哈佛学院董事会

Inventor： 查尔斯·M·利伯 ,  崔屹 ,  段镶锋 ,  黄昱

IPC: H01L21/00

CPC classification number: H01L29/0665 ,  B01J23/50 ,  B01J23/52 ,  B01J23/72 ,  B01J35/0013 ,  B01J37/349 ,  B81C1/0019 ,  B81C1/00206 ,  B82Y10/00 ,  B82Y15/00 ,  B82Y30/00 ,  B82Y40/00 ,  C30B11/00 ,  C30B25/005 ,  C30B29/605 ,  G01N27/4146 ,  G01N33/54373 ,  G11C13/0014 ,  G11C13/0019 ,  G11C13/025 ,  G11C13/04 ,  G11C2213/77 ,  G11C2213/81 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02557 ,  H01L21/0256 ,  H01L21/02573 ,  H01L21/02581 ,  H01L21/02603 ,  H01L21/02606 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02653 ,  H01L23/53276 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/18 ,  H01L29/20 ,  H01L29/207 ,  H01L29/22 ,  H01L29/24 ,  H01L29/26 ,  H01L29/267 ,  H01L33/06 ,  H01L33/18 ,  H01L33/20 ,  H01L51/002 ,  H01L51/0048 ,  H01L2924/0002 ,  Y02E10/549 ,  Y02P70/521 ,  Y10S438/962 ,  Y10S977/762 ,  Y10S977/847 ,  Y10S977/858 ,  Y10S977/882 ,  Y10S977/883 ,  Y10S977/892 ,  Y10S977/936 ,  Y10T428/24 ,  H01L2924/00

Abstract: 是下列至少其中之一的体搀杂半导体：单晶体；拉长且体搀杂的半导体，所述半导体在沿其纵轴上的任意点上具有小于500纳米的最大横截面尺寸；以及具有至少一个具有小于500纳米的最小宽度的部分的独立式且体搀杂的半导体。这样的半导体可能包含一个包含第一半导体的内核；以及一个包含不同于第一半导体的材料的外壳。这样的半导体可能被拉长，并且可能在沿这样的半导体的纵剖面上的任意点，具有大于4∶1、或者大于10∶1、或者大于100∶1、或者甚至大于1000∶1的剖面长度和最大宽度的比值。这样的半导体的至少一个部分可能(具有，原文丢失have)小于200纳米、或小于150纳米、或小于100纳米、或小于80纳米、或小于70纳米、或小于60纳米、或小于40纳米、或小于20纳米、或小于10纳米、或者甚至小于5纳米的最小宽度。这样的半导体可能是单晶体且是独立式的。这样的半导体可能或者是轻n搀杂、重n搀杂、轻p搀杂或重p搀杂的。这样的半导体可能在生长过程中被搀杂。这样的半导体可能是器件的零件，该器件可能包括多种器件及其组合中的任一个，并且多种装配技术能被用于用这样的半导体制造器件。两个或更多这样的半导体，包括这类半导体的阵列，能被组合以形成器件，例如，形成器件的交p－n结。这样的器件在某些尺寸上可能表现出量子限制和其他的量子现象，并且从一个或更多这样的半导体发射的光的波长能够通过选择这样的半导体的宽度来控制。这样的半导体和以及用其制造的器件能被用于多种应用。

公开(公告)号：CN1535466A

公开(公告)日：2004-10-06

申请号：CN01815229.5

申请日：2001-07-25

Applicant: WM·马什赖斯大学

Inventor： 詹姆斯·M·图尔 ,  比尔·范·灿特 ,  克里斯托弗·赫斯本德 ,  萨默·赫斯本德

IPC: G11C11/00 ,  H03K4/90

CPC classification number: H03K19/177 ,  B82Y10/00 ,  B82Y30/00 ,  G06N3/002 ,  G11C11/36 ,  G11C13/0014 ,  G11C13/025 ,  G11C2213/81 ,  H01L51/0595

Abstract: 提供了一种包含随机纳米网络的可编程分子装置(10)，其中该随机纳米网络包含多个分子电路部件。优选的分子电路部件包含呈现负微分电阻的分子二极管。一种对该分子装置进行编程的方法，可以包含配置该分子部件。配置分子部件可以包含将电压施加至连接到纳米网络的输入和输出引线两端。所述电压可以根据一个用于将该装置编程为用作例如逻辑单元或者存储器单元的自适应算法加以确定。分子计算机可以包含多个由金属线路(14)互连的可编程分子装置(10)。

公开(公告)号：CN1556996B

公开(公告)日：2015-09-02

申请号：CN02818506.4

申请日：2002-07-25

Applicant: 南泰若股份有限公司

Inventor： T·鲁基斯 ,  B·M·西加尔

IPC: G11C11/00 ,  G01B5/28

CPC classification number: G11C23/00 ,  B82Y10/00 ,  G11C13/025 ,  G11C2213/16 ,  G11C2213/77 ,  G11C2213/81 ,  H01H1/0094 ,  H01L21/76838 ,  H01L27/10 ,  H01L27/1203 ,  H01L29/413 ,  H01L51/0048 ,  H01L51/444 ,  H01L2221/1094 ,  Y10S977/75 ,  Y10S977/778 ,  Y10S977/843 ,  Y10S977/857 ,  Y10S977/888

Abstract: 揭示了纳米管膜和制品及其制造方法。一种导电制品(1800)包括纳米管段的聚集，其中纳米管段(1802)和其它纳米管段(101)相互接触，形成沿着制品的许多导电通路。这些纳米管段(1802)可以是单壁的碳纳米管，也可以是多壁的碳纳米管。不同的段可以有不同的长度，同时其长度还可以短于制品的长度。如此形成的制品可沉积在基片上，并可在所述制品内部形成纳米管的导电网络。

公开(公告)号：CN101292300B

公开(公告)日：2012-02-15

申请号：CN200680039080.5

申请日：2006-07-21

Applicant: 惠普开发有限公司

Inventor： G·S·斯尼德 ,  P·J·屈克斯

IPC: G11C19/00 ,  G11C13/02

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C13/0023 ,  G11C19/00 ,  G11C2213/17 ,  G11C2213/77 ,  G11C2213/81

Abstract: 本发明的一个实施例是可以在某些纳米级和混合级逻辑电路中用于将输入信号分发到逻辑电路的个别纳米线(1011-1017)的纳米级移位寄存器。在描述的实施例中，纳米级移位寄存器包括两个纳米级锁存器(1030-1037)串联，每个串联由共用锁存器控制信号来控制。锁存器(1030-1033)的每个串联的内部锁存器交替地通过两个门串联(1023、1025、1027、1029、1022、1024、1026、1028)与另一个串联(1034-1037)的前一个锁存器和另一个串联的下一个锁存器互连，每个门串联由门信号线(1006和1004)控制。