公开(公告)号：CN105206561B

公开(公告)日：2018-08-10

申请号：CN201410230783.2

申请日：2014-05-28

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 肖德元

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/53276 ,  H01L21/288 ,  H01L21/76876 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/5329 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种互连结构的形成方法和一种半导体结构，所述互连结构的形成方法包括：提供衬底；在所述衬底上形成牺牲层；刻蚀所述牺牲层至衬底表面，在所述牺牲层内形成开口，所述开口暴露出部分衬底的表面；在所述开口底部的衬底上以及牺牲层上形成催化层；在所述催化层表面形成垂直于衬底表面的碳纳米管束；去除所述牺牲层、位于牺牲层上的催化层和碳纳米管束，保留位于所述开口内的碳纳米管束；形成覆盖所述衬底表面的第一介质层，所述第一介质层的表面与剩余的碳纳米管束的表面齐平；在所述第一介质层和碳纳米管束上形成第二介质层；在所述第二介质层内形成第二导电层，所述第二导电层与碳纳米管束顶部电连接。所述方法可以提高互连结构的可靠性。

公开(公告)号：CN105441903B

公开(公告)日：2018-04-24

申请号：CN201510831456.7

申请日：2009-02-20

Applicant: 斯莫特克有限公司

Inventor： 乔纳斯·贝尔格 ,  文森特·代马雷 ,  默罕默德·沙菲奎尔·卡比尔 ,  艾米·默罕默德 ,  大卫·布鲁德

IPC: C23C16/44 ,  B82B3/00 ,  B82Y40/00

CPC classification number: C23C16/26 ,  B82Y10/00 ,  B82Y40/00 ,  C01B32/15 ,  C23C16/503 ,  G02B6/26 ,  H01B13/0026 ,  H01L21/0237 ,  H01L21/02491 ,  H01L21/02521 ,  H01L21/02603 ,  H01L21/02606 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/4871 ,  H01L21/76802 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/3677 ,  H01L23/3737 ,  H01L23/49827 ,  H01L23/5226 ,  H01L23/53276 ,  H01L29/0665 ,  H01L29/66439 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种制造一个或多个纳米结构的方法，所述方法包括：在基底的上表面沉积导电层；在所述导电层上沉积带图案的催化剂层；在所述催化剂层上生长一个或多个纳米结构；以及选择性地移除位于一个或多个纳米结构之间和周围的导电助层。本发明还公开了一种器件，包括基底，其中所述基底包括被一个或多个绝缘区域分开的一个或多个裸露金属岛；沉积在所述基底上的导电助层，所述导电助层至少覆盖一个或多个裸露金属岛或绝缘区域中的一部分；沉积在所述导电助层上的催化剂层；以及沉积在所述催化剂层上的一个或多个纳米结构。

公开(公告)号：CN104934412B

公开(公告)日：2018-02-13

申请号：CN201510122317.7

申请日：2015-03-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  田希文 ,  李明翰 ,  李香寰 ,  眭晓林

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76879 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76816 ,  H01L21/76844 ,  H01L21/76876 ,  H01L21/76883 ,  H01L23/481 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53276 ,  H01L23/53295 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的实施例提供了一种互连结构，其包括：衬底；位于衬底上方的第一导电部件；位于第一导电部件上方的第二导电部件；以及围绕第一导电部件和第二导电部件的介电层。第一导电部件的宽度和第二导电部件的宽度介于10nm与50nm之间。本发明的实施例还提供了一种用于制造互连结构的方法，包括(1)在介电层中形成通孔开口和线性沟槽，(2)在通孔开口中形成一维导电部件，(3)在线性沟槽的侧壁、线性沟槽的底部以及一维导电部件的顶部上方形成共形催化层，以及(4)从线性沟槽的底部和一维导电部件的顶部处去除共形催化层。

公开(公告)号：CN105720004A

公开(公告)日：2016-06-29

申请号：CN201410736226.8

申请日：2014-12-04

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 张城龙 ,  张海洋

IPC: H01L21/768

CPC classification number: H01L23/3171 ,  H01L21/0276 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76877 ,  H01L23/291 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53276 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构的形成方法，包括：形成贯穿介质层且暴露出基底表面的通孔；形成填充满所述通孔的第一导电层，所述第一导电层与钝化层顶部齐平；在所述钝化层表面形成具有开口的图形层，开口至少位于第一导电层上方且开口尺寸大于通孔尺寸；以图形层为掩膜，沿开口刻蚀部分厚度的介质层，在介质层内形成沟槽；形成填充满沟槽且与第一导电层电连接的第二导电层，第二导电层还覆盖于图形层表面；去除高于介质层表面的第二导电层、图形层以及钝化层，直至剩余的第二导电层与介质层顶部齐平。本发明避免形成有机分布层，从而避免去除有机分布层的工艺对介质层造成损伤，使得介质层保持良好的性能，进而提高半导体结构的电学性能。

公开(公告)号：CN104103626A

公开(公告)日：2014-10-15

申请号：CN201410127366.5

申请日：2014-03-31

Applicant: 英特尔公司

Inventor： H-J·巴斯

IPC: H01L23/532

CPC classification number: H01L51/0048 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/768 ,  H01L21/76805 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76879 ,  H01L23/147 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49872 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/53276 ,  H01L23/645 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L29/1606 ,  H01L2221/1094 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/451 ,  H01L2224/48227 ,  H01L2924/12032 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明公开了混合碳－金属互连结构。本公开的实施例涉及一种用于集成电路组件中的混合碳－金属互连结构的技术和构造。在一个实施例中，装置包括衬底、金属互连层和石墨烯层，该金属互连层设置在衬底上并且配置成作为石墨烯层的生长起始层，其中石墨烯层在金属互连层上直接形成，金属互连层和石墨烯层被配置成路由电信号。可描述和/或要求保护其它的实施例。

公开(公告)号：CN103443022A

公开(公告)日：2013-12-11

申请号：CN201180060417.1

申请日：2011-12-14

Applicant: LG伊诺特有限公司 ,  纳米比西斯股份有限公司

Inventor： 文钟云 ,  郑遇珠 ,  崔准洛 ,  朴性奎 ,  崔元钟 ,  李尚勳 ,  李容相 ,  徐赫秀

IPC: B82B3/00 ,  B22F9/24 ,  B82Y40/00

CPC classification number: C22B11/04 ,  B22F1/0025 ,  B22F9/24 ,  B82Y30/00 ,  B82Y40/00 ,  H01B1/02 ,  H01L2221/1094

Abstract: 本发明提供了一种制造纳米线的方法。加热溶剂。将催化剂加入所述溶剂中。将金属化合物加入所述溶剂中以形成金属纳米线。精制所述金属纳米线。在所述纳米线的精制过程中，可以将所述催化剂和用于把所述催化剂产生的不可溶物质转化成可溶物质的精制物质加入所述溶剂中。所述催化剂包括NaCl以及选自Mg、K、Zn、Fe、Se、Mn、P、Br和I所组成的组中的至少一种。

公开(公告)号：CN102986014A

公开(公告)日：2013-03-20

申请号：CN201180033207.3

申请日：2011-06-01

Applicant: 国际商业机器公司

Inventor： K·陈 ,  Y-M·林 ,  P·阿沃里斯

IPC: H01L21/60 ,  B82Y40/00 ,  H01L21/58 ,  H01L23/498 ,  B82Y10/00

CPC classification number: H01L21/768 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/50 ,  H01L21/6835 ,  H01L21/76885 ,  H01L23/4827 ,  H01L2221/1094 ,  H01L2221/68359 ,  H01L2224/83894 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01046

Abstract: 提供用于制造基于碳纳米管的器件的技术。在一个方面中，提供用于制造基于碳纳米管的集成电路的方法。该方法包含以下步骤。提供包含碳纳米管的第一晶片。提供包含一个或多个器件元件的第二晶片。通过将第一晶片与第二晶片接合在一起，使碳纳米管中的一个或多个与器件元件中的一个或多个连接。还提供基于碳纳米管的集成电路。

公开(公告)号：CN101512753B

公开(公告)日：2011-06-15

申请号：CN200780032657.4

申请日：2007-08-31

Applicant: NXP股份有限公司

Inventor： 凯文·库珀 ,  斯尔詹·科尔迪克

IPC: H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/2885 ,  H01L2221/1094

Abstract: 本发明涉及一种具有纳米线型互连元件的半导体器件和一种制作该半导体器件的方法。该器件包括具有至少一个自组装的金属枝晶并且形成第一和第二金属结构之间的互连元件(424)的金属结构。该制作包括提供适合于实现第一和第二金属结构之间的至少一个金属枝晶生长的与衬底的互连表面区域相邻的周围环境，和通过用能量适合于在第一和第二掺杂衬底区域中产生自由载流子的光子照射pn结并且因而在第一和第二金属结构之间建立适合于金属从第一和第二金属结构中的至少一个电解出来的电势差，来发起和维持第一和第二金属结构之间的互连表面区域中的包括至少一个金属枝晶的第三金属结构的自组装。

公开(公告)号：CN101438388B

公开(公告)日：2010-12-08

申请号：CN200780015999.5

申请日：2007-05-01

Applicant: 英特尔公司

Inventor： B·博亚诺夫 ,  M·A·侯赛因

IPC: H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/7682 ,  H01L21/76877 ,  H01L23/5222 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53276 ,  H01L23/53295 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 描述了包含介电间隔件的多种金属互连和形成此类介电间隔件的方法。在一个实施例中，与邻近金属互连相邻的介电间隔件相互不接触。在另一实施例中，介电间隔件可提供无着点通孔可有效着底的区域。

公开(公告)号：CN101595554A

公开(公告)日：2009-12-02

申请号：CN200880002536.X

申请日：2008-01-16

Applicant: 惠普开发有限公司

Inventor： T·I·卡明斯

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76898 ,  H01L24/82 ,  H01L2221/1094 ,  H01L2924/14 ,  Y10S977/89 ,  Y10S977/892 ,  H01L2924/00

Abstract: 在形成至少一个贯穿衬底的互连的方法的一个实施例中，提供具有第一表面(202)和相对的第二表面(204)的半导体衬底(200)。在半导体衬底中形成至少一个开口(210)，从第一表面延伸到半导体衬底内的中间深度。该至少一个开口由底部(216)部分地限定。在底部上提供至少一个金属催化剂纳米颗粒(220)。在金属催化剂纳米颗粒促进半导体材料(222)的沉积的情况下，在该至少一个开口内沉积导电材料。可以从第二表面去除半导体衬底的材料，以露出填充该至少一个开口的导电材料的一部分(图3K)。在另一实施例中，不使用纳米颗粒，而是选择导电材料来选择性地沉积在部分地限定该至少一个开口的底部上。