公开(公告)号：CN101180684A

公开(公告)日：2008-05-14

申请号：CN200680018002.7

申请日：2006-05-04

Applicant: NXP股份有限公司

Inventor： 保罗·范德斯勒伊斯 ,  安德烈·米希里特斯科伊 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特

IPC: G11C17/16 ,  H01L23/525

CPC classification number: G11C17/16 ,  H01L23/5252 ,  H01L27/112 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一次可编程(OTP)存储器单元(10)包括涂敷有第二导电稳定过渡化合物(14)的第一金属层(12)，其间具有绝缘层(16)。根据第一和第二层之间的Gibbs自由能的差别来选择第一和第二层(12、14)，Gibbs自由能规定了作为两种材料的放热化学反应的结果产生的化学能。第一和第二层(12、14)的材料本身是高度热稳定的，但是，当向单元(10)施加电压时，绝缘层(16)的局部击穿产生引起第一和第二层(12、14)之间的放热化学反应的热点(18)。放热反应产生足够的热(20)以在单元两端产生短路，并且因此减小其阻抗。

公开(公告)号：CN101010793B

公开(公告)日：2011-09-28

申请号：CN200580028778.2

申请日：2005-06-28

Applicant: NXP股份有限公司

Inventor： 罗伯茨·T·F·范沙吉克 ,  普拉哈特·阿佳维 ,  埃里克·P·A·M·贝克斯 ,  马特吉·H·R·兰赫斯特 ,  米哈依尔·J·范杜里恩 ,  亚伯拉罕·R·贝尔克南德 ,  路易斯·F·费尼尔 ,  皮埃尔·H·沃尔里

IPC: H01L21/768 ,  H01L45/00

CPC classification number: H01L45/1273 ,  B82Y10/00 ,  G11C13/0004 ,  G11C13/025 ,  G11C2213/81 ,  H01L21/28525 ,  H01L21/76879 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2472 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/148 ,  H01L45/16

Abstract: 根据本发明的电子器件(100)包括电阻率可在第一值和第二值之间切换的存储材料层(107)。存储材料可以是相变材料。该电子器件(100)还包括一组纳米线(NW)，电连接该电子器件(100)的第一端子(172)与存储材料层(107)，从而使得能够从第一端子通过纳米线(NW)和存储材料层(107)向电子器件的第二端子(272)传导电流。每一纳米线(NW)在各自的接触面积与存储材料层(107)电接触。所有接触面积实质上相同。根据本发明的方法适于制造根据本发明的电子器件(100)。

公开(公告)号：CN101164116A

公开(公告)日：2008-04-16

申请号：CN200680002036.7

申请日：2006-01-05

Applicant: NXP股份有限公司

Inventor： 维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  皮埃尔·H·沃尔里

IPC: G11C7/06

CPC classification number: G11C7/14

Abstract: 一种电路包括存储单元(10)的阵列。多个读出电路(20)连接到各个存储单元(10)的输出端(14)，用于比较相应一个存储单元(10)的输出信号与基准信号，以根据来自相应一个存储单元(10)的输出信号形成数据信号。基准发生器电路(24，26)根据总和形成基准信号，其中在所述总和中被寻址组的每个相应存储单元(10)贡献的成分是相应一个存储单元(10)的输出信号的函数。该成分对于基准信号之上超过饱和距离的输出信号值是相等的，并且该成分对于基准信号之下超过饱和距离的输出信号值是相等的。在单元中存储多电平数据的情况下，在基准电平之上和之下，从中间电平到饱和电平的距离彼此不同，其比率对应于已经编程为各个电平的单元的计数的比率。

公开(公告)号：CN101268616A

公开(公告)日：2008-09-17

申请号：CN200680034304.3

申请日：2006-09-14

Applicant: NXP股份有限公司

Inventor： 维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  安德烈·米希里特斯科伊 ,  皮埃尔·H·沃尔里

IPC: H03K19/017 ,  H03K19/096

CPC classification number: H03K19/017 ,  H03K19/096

Abstract: 一种逻辑组件(400)，包括单阈值且单导电类型的电路元件，并包括具有至少一组开关的逻辑电路(410)，每一个开关具有主电流路径和控制端子。主电流路径形成具有与电源线耦合的第一和第二导电端子的串联配置。该主电流路径与形成逻辑组件(400)的输出的公共节点耦合。所述开关的控制端子与用于向所述控制端子提供彼此不重叠的时钟信号的时钟电路耦合。该逻辑组件还包括对所述逻辑组件(400)的输出升压的输出升压电路(420)，包括使得能够向所述逻辑组件(400)的输出供给额外的电荷的电容性装置(421)。还包括自举电路(422)，使得能够向所述电容性装置的第一端额外供给电荷，从而在所述电容性装置的第二端处产生提升的电压。

公开(公告)号：CN101142632A

公开(公告)日：2008-03-12

申请号：CN200680007357.6

申请日：2006-02-28

Applicant: NXP股份有限公司

Inventor： 特尼斯·J·伊金克 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  阿尔贝·W·马什曼

IPC: G11C16/02

CPC classification number: G11C13/0004 ,  G11C11/5678 ,  G11C13/0028 ,  G11C2213/15 ,  G11C2213/72

Abstract: 一种存储器矩阵(10)，包括单元行和列，每一个单元(20)包括串联连接在所述单元(20)行端子和列端子之间的阻抗滞后元件(24)和阈值元件(22)。所述阻抗滞后元件(24)具有分别相反极性的分别较大和较小的滞后阈值。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行读取动作。所述电压差具有读取极性，使得单元(20)两端的电压趋于与较大滞后阈值相对应。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行擦除动作，在所述擦除动作中集体地对选定行的全部单元(20)进行擦除。用于擦除动作的电压差具有读取极性。另外，在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行写入动作。用于写入动作的电压差具有与较小的滞后阈值相对应的写入极性，用于对依据写入数据选定的单元(20)进行更新。

公开(公告)号：CN101142631B

公开(公告)日：2011-07-20

申请号：CN200680007285.5

申请日：2006-03-03

Applicant: NXP股份有限公司

Inventor： 特尼斯·J·伊金克 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  阿尔贝·W·马什曼

IPC: G11C16/02

CPC classification number: G11C13/0004 ,  G11C13/0069 ,  G11C2213/72

Abstract: 使用一种用于存储器矩阵的控制电路(1、11)，所述控制电路限定了写入过程，所述写入过程使用至少两个空闲电路状态、全部列更新电路状态和列选择性更新状态之间的电路状态转变。其次，在存取期间，控制电路在执行列选择性更新命令期间从第一空闲状态(I1)到列选择性更新状态(W)来回切换；并且在执行全部列更新操作期间从第二空闲状态(I2)到全部列更新状态(E)来回切换。控制电路(1、11)保持处于第一和第二空闲状态(I1、I2)，而无需在执行连续的列选择性更新命令和全部列更新命令之间分别切换到第二和第一空闲状态(I2、I1)。

公开(公告)号：CN101180684B

公开(公告)日：2011-03-30

申请号：CN200680018002.7

申请日：2006-05-04

Applicant: NXP股份有限公司

Inventor： 保罗·范德斯勒伊斯 ,  安德烈·米希里特斯科伊 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特

IPC: G11C17/16 ,  H01L23/525

CPC classification number: G11C17/16 ,  H01L23/5252 ,  H01L27/112 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一次可编程(OTP)存储器单元(10)包括涂敷有第二导电稳定过渡化合物(14)的第一金属层(12)，其间具有绝缘层(16)。根据第一和第二层之间的Gibbs自由能的差别来选择第一和第二层(12、14)，Gibbs自由能规定了作为两种材料的放热化学反应的结果产生的化学能。第一和第二层(12、14)的材料本身是高度热稳定的，但是，当向单元(10)施加电压时，绝缘层(16)的局部击穿产生引起第一和第二层(12、14)之间的放热化学反应的热点(18)。放热反应产生足够的热(20)以在单元两端产生短路，并且因此减小其阻抗。

公开(公告)号：CN101268616B

公开(公告)日：2010-10-27

申请号：CN200680034304.3

申请日：2006-09-14

Applicant: NXP股份有限公司

Inventor： 维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  安德烈·米希里特斯科伊 ,  皮埃尔·H·沃尔里

IPC: H03K19/017 ,  H03K19/096

CPC classification number: H03K19/017 ,  H03K19/096

Abstract: 一种逻辑组件(400)，包括单阈值且单导电类型的电路元件，并包括具有至少一组开关的逻辑电路(410)，每一个开关具有主电流路径和控制端子。主电流路径形成具有与电源线耦合的第一和第二导电端子的串联配置。该主电流路径与形成逻辑组件(400)的输出的公共节点耦合。所述开关的控制端子与用于向所述控制端子提供彼此不重叠的时钟信号的时钟电路耦合。该逻辑组件还包括对所述逻辑组件(400)的输出升压的输出升压电路(420)，包括使得能够向所述逻辑组件(400)的输出供给额外的电荷的电容性装置(421)。还包括自举电路(422)，使得能够向所述电容性装置的第一端额外供给电荷，从而在所述电容性装置的第二端处产生提升的电压。

公开(公告)号：CN100568391C

公开(公告)日：2009-12-09

申请号：CN200680007357.6

申请日：2006-02-28

Applicant: NXP股份有限公司

Inventor： 特尼斯·J·伊金克 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  阿尔贝·W·马什曼

IPC: G11C16/02

CPC classification number: G11C13/0004 ,  G11C11/5678 ,  G11C13/0028 ,  G11C2213/15 ,  G11C2213/72

Abstract: 一种存储器矩阵(10)，包括单元行和列，每一个单元(20)包括串联连接在所述单元(20)行端子和列端子之间的阻抗滞后元件(24)和阈值元件(22)。所述阻抗滞后元件(24)具有分别相反极性的分别较大和较小的滞后阈值。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行读取动作。所述电压差具有读取极性，使得单元(20)两端的电压趋于与较大滞后阈值相对应。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行擦除动作，在所述擦除动作中集体地对选定行的全部单元(20)进行擦除。用于擦除动作的电压差具有读取极性。另外，在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行写入动作。用于写入动作的电压差具有与较小的滞后阈值相对应的写入极性，用于对依据写入数据选定的单元(20)进行更新。

公开(公告)号：CN101142631A

公开(公告)日：2008-03-12

申请号：CN200680007285.5

申请日：2006-03-03

Applicant: NXP股份有限公司

Inventor： 特尼斯·J·伊金克 ,  皮埃尔·H·沃尔里 ,  维克托·M·G·范艾科特 ,  尼古拉斯·兰伯特 ,  阿尔贝·W·马什曼

IPC: G11C16/02

CPC classification number: G11C13/0004 ,  G11C13/0069 ,  G11C2213/72

Abstract: 使用一种用于存储器矩阵的控制电路(1、11)，所述控制电路限定了写入过程，所述写入过程使用至少两个空闲电路状态、全部列更新电路状态和列选择性更新状态之间的电路状态转变。其次，在存取期间，控制电路在执行列选择性更新命令期间从第一空闲状态(I1)到列选择性更新状态(W)来回切换；并且在执行全部列更新操作期间从第二空闲状态(I2)到全部列更新状态(E)来回切换。控制电路(1、11)保持处于第一和第二空闲状态(I1、I2)，而无需在执行连续的列选择性更新命令和全部列更新命令之间分别切换到第二和第一空闲状态(I2、I1)。