公开(公告)号：CN118969712A

公开(公告)日：2024-11-15

申请号：CN202410989737.4

申请日：2024-07-23

Applicant: 华东光电集成器件研究所

Inventor： 朱纪洋 ,  丁继洪 ,  赵建强 ,  朱小燕 ,  刘中梦雪 ,  陈洁

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

Abstract: 本发明涉及一种基于键合工艺的互补双极器件制备方法，属于微机械电子领域。该方法通过在SOI硅片顶层硅上进行注入和退火工艺形成N型和P型埋层，再把顶层硅一面与另一氧化后的硅片键合到一起，通过解键合去除原SOI硅片的衬底硅，这样在剩下的硅片就形成了带有埋层的SOI硅片，结合半导体制造技术和MEMS制造技术在没有使用外延工艺情况下就完成互补双极晶体管双埋层的制备；本方法整体上简化了工艺流程，提高制备效率。

公开(公告)号：CN112271233A

公开(公告)日：2021-01-26

申请号：CN202011024274.6

申请日：2020-09-25

Applicant: 华东光电集成器件研究所

Inventor： 丁继洪 ,  孙小进 ,  刘中梦雪 ,  赵建强 ,  丁艳丽

IPC: H01L31/18 ,  H01L31/105 ,  H01L31/0224 ,  H01L31/02

Abstract: 本发明公开一种硅基背照PIN器件结构的制备方法，包括以下步骤：取基片、清洗基片、P+光刻、注入、P+主扩、外延层生长、初始氧化、P阱光刻、注入与推阱、N环光刻与注入、P隔离光刻、注入与推阱、N‑光敏区光刻、注入与氧化、孔光刻、正面金属化、背面减薄、沉积抗反射膜、背面金属化，得到硅基背照PIN器件结构；该方法通过背照PIN结构植球压焊方式将PIN光电探测器组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。

公开(公告)号：CN105514135A

公开(公告)日：2016-04-20

申请号：CN201610026413.6

申请日：2016-01-16

Applicant: 华东光电集成器件研究所

Inventor： 谢斌 ,  秦盼 ,  张乐银 ,  向圆 ,  李彪 ,  陈计学 ,  赵建强 ,  张伟

IPC: H01L27/146

CPC classification number: H01L27/14685 ,  H01L27/14683

Abstract: 本发明公开一种背照式图像传感器的制造方法，包括以下步骤：a)对图像传感器芯片的正面做平坦化处理；b)通过键合材料使图像传感器芯片正面与支撑基板顶面相键合；c)对图像传感器芯片的背面进行减薄处理，去除图像传感器芯片的背面衬底；d)减薄后的图像传感器芯片背面制作P型注入层；e)在制作完P型注入层的图像传感器芯片背面生长抗反射膜层；f)在抗反射膜层上制备反光膜层；g)释放图像传感器芯片上的光感应元件；h)释放图像传感器芯片上的焊盘，得到最终的背照式图像传感器；本发明工艺简单易于实现，可适用于批量生产，采用单步深槽刻蚀工艺释放芯片焊盘，使得后序封装中的引线键合工艺实现简单，节省了封装成本。

公开(公告)号：CN105226625A

公开(公告)日：2016-01-06

申请号：CN201510664514.1

申请日：2015-10-14

Applicant: 华东光电集成器件研究所

Inventor： 赵建强 ,  陈洁 ,  陈计学 ,  张海峰 ,  李苏苏 ,  高博

IPC: H02H9/04

Abstract: 本发明公开一种双路双向ESD保护电路，设于被保护集成电路的输入端，包括第一二极管、第二二极管、第三二极管与第四二极管，第一二极管与第二二极管的负极对接，第三二极管与第四二极管的负极对接，第一二极管的正极连接被保护集成电路的供电电源，第四二极管的正极接地；所述第二二极管与第三二极管的正极相连，第二二极管与第三二极管的连接端分别与外部信号的输入端以及被保护集成电路的输入端相连；每个二极管的反向击穿电压均小于被保护集成电路的击穿电压；采用二极管负极对接电路，根据外部信号的电压大小导通或截止，每一路保护电路均可提供正负双向ESD保护，无需另外引入电阻、电容等器件，可靠性高，并且结构简单、易于实现。

公开(公告)号：CN119545813A

公开(公告)日：2025-02-28

申请号：CN202411486801.3

申请日：2024-10-23

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  赵建强 ,  徐鹏 ,  朱纪洋 ,  刘中梦雪 ,  温煌秀

IPC: H10D1/47 ,  H10D10/01 ,  H10D10/40

Abstract: 本发明涉及一种与多晶硅发射极工艺兼容的低温度系数多晶硅电阻制备方法，1、外延片（4）上向外延基区注入硼离子，淀积多晶硅薄膜；2、多晶硅薄膜上淀积介质层（9），向多晶硅薄膜注入砷杂质形成多晶硅发射区（11）；3、注入磷杂质和硼杂质形成多晶硅电阻（13）和多晶硅电阻（14），4、光刻多晶硅层形成多晶硅发射极（12）、多晶硅电阻（13）、多晶硅电阻（14）；5、淀积PSG介质层（15），刻蚀出对应的接触孔淀积金属，刻蚀形成金属引线（16）。本发明实现了多晶硅发射极NPN晶体管与N型多晶硅电阻、P型低温度系数的多晶硅电阻工艺集成，P型多晶硅电阻在‑55℃~+125℃温度范围内，电阻率温度系数为3.18 ppm/℃。

公开(公告)号：CN118969713A

公开(公告)日：2024-11-15

申请号：CN202410989738.9

申请日：2024-07-23

Applicant: 华东光电集成器件研究所

Inventor： 丁继洪 ,  朱纪洋 ,  赵建强 ,  刘中梦雪 ,  朱小燕 ,  陈洁

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

Abstract: 本发明涉及一种基于键合工艺的互补双极器件结构，属于微机械电子领域。它包括衬底和位于衬底上的基层；基层表面设有介质层，基层中设有隔离结构，隔离结构将基层分为第一区域和第二区域；第一区域中设有N型埋层、P型基区、与N型埋层相连的N型集电区连接区以及位于P型基区中的N型发射区；第二区域中设有P型埋层、P阱、位于P阱中且与P型埋层相连的P型集电区连接区以及位于P阱中的N型基区、位于N型基区中的P型发射区；基层中还设有分别与器件的集电区、基区和发射区连接且外露于介质层的电极；基层为通过解键合工艺分离SOI硅片的衬底层后的结构。本发明使本器件结构和制作工艺更简单，提高了器件制备效率，降低了器件制造成本。

公开(公告)号：CN117558729A

公开(公告)日：2024-02-13

申请号：CN202311101991.8

申请日：2023-08-30

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  丁继洪 ,  赵建强 ,  于洪洲 ,  刘垚 ,  温煌秀

IPC: H01L27/088 ,  H01L27/098

Abstract: 本发明涉及一种JFET与MOSFET兼容的半导体器件结构，在N型衬底（1）上设置P+埋层（3）及N外延（2），一侧N外延中设置P阱（4）、P+隔离区（5）和N型NLDD轻掺杂区（13），一个轻掺杂区设有N型源区（17）、另一个设有N型漏区（18），P阱中设有P阱接触区（11），另一侧N型衬底设置P+埋层（3）及N外延（2），N外延内设有P+隔离区（20）以及P型沟道区（14），P型沟道区内设有两个源漏区（15）、顶栅区（16）和背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6）。本发明充分抑制消除寄生NPN管对电路功能的影响，具有双向监测特性，能够实现电流双向监测控制。

公开(公告)号：CN117198998A

公开(公告)日：2023-12-08

申请号：CN202311106467.X

申请日：2023-08-30

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  赵建强 ,  宋宁 ,  孙廷军 ,  温煌秀 ,  于洪洲

IPC: H01L21/8232 ,  G01R19/00

Abstract: 本发明涉及一种基于JFET器件的电流监测单元集成电路制造方法，在硅衬底（1）上生长硅外延层（4），硅外延层的一侧设有P型埋层（3）、另一侧设有P沟道区（16）；P型埋层中设有P阱（5）、P型场区（8）、NLDD2区（13）、轻掺杂区域NLDD1区（14）、PSUB区域（15），P沟道区中设有栅区（17）、源漏区（18）；二氧化硅层设有金属互联结构（19）与对应的器件连接。本发明在NMOSFET、PJFET器件下方均加工有P埋层，P阱的同阶段形成P隔离环，P埋层与P隔离环共同包围有源器件NMOSFET、PJFET，充分抑制寄生NPN管效应，消除寄生NPN管对电路功能的影响。

公开(公告)号：CN106449740A

公开(公告)日：2017-02-22

申请号：CN201610715458.4

申请日：2016-08-25

Applicant: 华东光电集成器件研究所

Inventor： 姜楠 ,  简崇玺 ,  赵建强 ,  陈计学 ,  赵娟

IPC: H01L29/732 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/732 ,  H01L29/0684 ,  H01L29/66234 ,  H01L29/66272

Abstract: 本发明公开一种自由集电极纵向PNP管，包括P型衬底，P型衬底中心设有N-阱，N-阱外侧的P型衬底上设有外P+埋层，N-阱中心设有内P+埋层，P型衬底上方覆盖有N-外延层，N-外延层由外向内嵌有外P+隔离区、N+隔离区与内P+隔离区，外P+隔离区、N+隔离区与内P+隔离区间隔设置，外P+隔离区的底部与外P+埋层的顶部相接，N+隔离区的底部与N-阱的顶部相接；内P+隔离区的底部与内P+埋层的顶部相接；N-外延层中心还设有N-基区，N-基区上设有N+基区，N-基区中心设有P+发射区；发射极与N-阱通过深磷短接，接器件工作电压，使N-阱与P型衬底、内P+埋层形成的PN结构处于反偏状态，实现器件纵向集电自由，克服了传统纵向PNP管集电极必须固定在最低电位的缺点。

公开(公告)号：CN104988504A

公开(公告)日：2015-10-21

申请号：CN201510366191.8

申请日：2015-06-29

Applicant: 华东光电集成器件研究所

Inventor： 张伟 ,  姜淼 ,  陈计学 ,  李苏苏 ,  高博 ,  赵建强

IPC: C23F1/24

Abstract: 本发明涉及集成电路制造领域中的一种P+/P-高选择比的硅膜腐蚀溶液，其特征在于使用MOS级氢氟酸溶液、硝酸溶液和冰乙酸溶液组成混合溶液，上述三种溶液溶质的量浓度分别为40%、70%和99%，混合溶液中氢氟酸溶液、硝酸溶液、冰乙酸溶液的体积比为x：1：y，其中x大于2.4、小于4；y大于4、小于10。与现有技术相比，本发明的有益效果：本发明通过研究硅膜腐蚀的反应原理，找到了硅膜腐蚀化学反应中反应物的作用。这种混合溶液对P+的腐蚀速率远大于P-的腐蚀速率，最大腐蚀速率选择比达到350：1，满足P+/ P-自停止腐蚀的工艺要求。