-
公开(公告)号：CN112271229A
公开(公告)日：2021-01-26
申请号：CN202011024275.0
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L31/105 , H01L29/868 , H01L31/02 , H01L31/0224
Abstract: 本发明公开一种硅基背照PIN器件结构，包括基片，基片正面边缘注入有P+离子层，基片正面沉积有外延层，外延层表面设有氧化层；外延层设有与P+离子层相对应的P阱；外延层还设有N+保护环，P+隔离区以及N‑光敏区；氧化层上形成四象限分布的四个N‑光敏区，氧化层还设有实现器件结构自连与互连的Al引线；所述基片背面设有抗反射膜，抗反射膜外表面设有对背面光敏区进行四象限隔离的Al金属层；该PIN器件结构组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。
-
公开(公告)号：CN116313759A
公开(公告)日：2023-06-23
申请号：CN202211515673.1
申请日：2022-11-30
Applicant: 华东光电集成器件研究所
IPC: H01L21/28 , H01L21/8232 , H01L29/06 , H01L29/423 , H01L29/808
Abstract: 本发明公开一种低频低噪声运算放大器制备方法，包括在硅晶的基片表面生长一层氧化层，和利用光刻技术，离子注入、推阱热扩散方式在基片内形成P‑阱区域的步骤，以及N+源漏制备、N‑沟道制备、P+栅区制备、BPSG保护膜层制备、金属制备和钝化层制备下步骤。本发明通过网格线状的JFET栅结构，以增大器件栅结构面积，提高JFET跨导，同时JFET的并联结构，可以有效降低栅极漏电流，减小输入噪声电压；通过制造出N+接触区，可降低源端与金属间的欧姆接触电阻，有效的减少热电阻噪声，有效的降低器件噪声电压。
-
公开(公告)号：CN112271233B
公开(公告)日：2023-04-07
申请号：CN202011024274.6
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L31/18 , H01L31/105 , H01L31/0224 , H01L31/02
Abstract: 本发明公开一种硅基背照PIN器件结构的制备方法，包括以下步骤：取基片、清洗基片、P+光刻、注入、P+主扩、外延层生长、初始氧化、P阱光刻、注入与推阱、N环光刻与注入、P隔离光刻、注入与推阱、N‑光敏区光刻、注入与氧化、孔光刻、正面金属化、背面减薄、沉积抗反射膜、背面金属化，得到硅基背照PIN器件结构；该方法通过背照PIN结构植球压焊方式将PIN光电探测器组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。
-
公开(公告)号：CN119545813A
公开(公告)日：2025-02-28
申请号：CN202411486801.3
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种与多晶硅发射极工艺兼容的低温度系数多晶硅电阻制备方法，1、外延片（4）上向外延基区注入硼离子，淀积多晶硅薄膜；2、多晶硅薄膜上淀积介质层（9），向多晶硅薄膜注入砷杂质形成多晶硅发射区（11）；3、注入磷杂质和硼杂质形成多晶硅电阻（13）和多晶硅电阻（14），4、光刻多晶硅层形成多晶硅发射极（12）、多晶硅电阻（13）、多晶硅电阻（14）；5、淀积PSG介质层（15），刻蚀出对应的接触孔淀积金属，刻蚀形成金属引线（16）。本发明实现了多晶硅发射极NPN晶体管与N型多晶硅电阻、P型低温度系数的多晶硅电阻工艺集成，P型多晶硅电阻在‑55℃~+125℃温度范围内，电阻率温度系数为3.18 ppm/℃。
-
公开(公告)号：CN118969713A
公开(公告)日：2024-11-15
申请号：CN202410989738.9
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明涉及一种基于键合工艺的互补双极器件结构，属于微机械电子领域。它包括衬底和位于衬底上的基层；基层表面设有介质层，基层中设有隔离结构，隔离结构将基层分为第一区域和第二区域；第一区域中设有N型埋层、P型基区、与N型埋层相连的N型集电区连接区以及位于P型基区中的N型发射区；第二区域中设有P型埋层、P阱、位于P阱中且与P型埋层相连的P型集电区连接区以及位于P阱中的N型基区、位于N型基区中的P型发射区；基层中还设有分别与器件的集电区、基区和发射区连接且外露于介质层的电极；基层为通过解键合工艺分离SOI硅片的衬底层后的结构。本发明使本器件结构和制作工艺更简单，提高了器件制备效率，降低了器件制造成本。
-
Patent Agency Ranking
公开(公告)号：CN112271229B
公开(公告)日：2023-03-28
申请号：CN202011024275.0
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L31/105 , H01L29/868 , H01L31/02 , H01L31/0224
Abstract: 本发明公开一种硅基背照PIN器件结构，包括基片，基片正面边缘注入有P+离子层，基片正面沉积有外延层，外延层表面设有氧化层；外延层设有与P+离子层相对应的P阱；外延层还设有N+保护环，P+隔离区以及N‑光敏区；氧化层上形成四象限分布的四个N‑光敏区，氧化层还设有实现器件结构自连与互连的Al引线；所述基片背面设有抗反射膜，抗反射膜外表面设有对背面光敏区进行四象限隔离的Al金属层；该PIN器件结构组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。
-
公开(公告)号：CN117488273A
公开(公告)日：2024-02-02
申请号：CN202311556108.4
申请日：2023-11-21
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种低粗糙度厚氮化硅薄膜的制备方法，其特征在于：（1）清洗半导体基片；（2）将清洗后的基片置于反应腔内，调整反应腔内的沉积温度和反应压力，控制沉积温度为820℃～845℃、反应压力为100mTorr～150mTorr、反应气体二氯二氢硅（DCS）和NH3的流量比为1～3：1，在半导体基底上沉积厚度300nm～500nm的氮化硅薄膜；（3）将沉积了氮化硅薄膜的半导体基片继续放置于LPCVD反应腔内，不出腔室，调整LPCVD反应腔内的退火温度为1000℃～1100℃，向反应腔内通入N2或Ar或H2，退火30min～180min。本发明优点：制得的氮化硅薄膜粗糙度达到1nm以内、折射率2.05～2.1，其应力在1000MPa以内，氮化硅厚度可达到500nm，能够满足硅基光电子器件对氮化硅薄膜的需求。
-
公开(公告)号：CN112271187B
公开(公告)日：2023-10-27
申请号：CN202011026600.7
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L27/146 , H01L27/148
Abstract: 本发明涉及一种背照式EMCCD背面结构及其制作方法，高阻外延硅层（8）背面设有P+层（13），并蒸镀一层增透膜（14）；在P+层（13）上制有硼离子注入的P+电极接触区（15b），EMCCD背面设有金属化电极（16），金属化电极与P+电极接触区接触；增透膜、P+层、高阻外延硅层的两侧，露出EMCCD正面金属引线电极（6）。本发明制作的金属化电极与P+电极接触区形成金属化欧姆接触电极，在EMCCD存储区、水平移位寄存器及倍增寄存器背面引入低阻通道，解决了背照式EMCCD低阻衬底去除后，毫米级面阵MOS单元在正面多晶硅栅电极时钟脉冲驱动下电荷转移效率降低的问题，从而提高器件探测灵敏度，同时工艺易于实现，兼容性高。
-
公开(公告)号：CN112271187A
公开(公告)日：2021-01-26
申请号：CN202011026600.7
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L27/146 , H01L27/148
Abstract: 本发明涉及一种背照式EMCCD背面结构及其制作方法，高阻外延硅层（8）背面设有P+层（13），并蒸镀一层增透膜（14）；在P+层（13）上制有硼离子注入的P+电极接触区（15b），EMCCD背面设有金属化电极（16），金属化电极与P+电极接触区接触；增透膜、P+层、高阻外延硅层的两侧，露出EMCCD正面金属引线电极（6）。本发明制作的金属化电极与P+电极接触区形成金属化欧姆接触电极，在EMCCD存储区、水平移位寄存器及倍增寄存器背面引入低阻通道，解决了背照式EMCCD低阻衬底去除后，毫米级面阵MOS单元在正面多晶硅栅电极时钟脉冲驱动下电荷转移效率降低的问题，从而提高器件探测灵敏度，同时工艺易于实现，兼容性高。
-
公开(公告)号：CN118969712A
公开(公告)日：2024-11-15
申请号：CN202410989737.4
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明涉及一种基于键合工艺的互补双极器件制备方法，属于微机械电子领域。该方法通过在SOI硅片顶层硅上进行注入和退火工艺形成N型和P型埋层，再把顶层硅一面与另一氧化后的硅片键合到一起，通过解键合去除原SOI硅片的衬底硅，这样在剩下的硅片就形成了带有埋层的SOI硅片，结合半导体制造技术和MEMS制造技术在没有使用外延工艺情况下就完成互补双极晶体管双埋层的制备；本方法整体上简化了工艺流程，提高制备效率。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.03 seconds)
