-
公开(公告)号：CN119545814A
公开(公告)日：2025-02-28
申请号：CN202411486802.8
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
IPC: H10D1/47
Abstract: 本发明涉及一种U型电阻率温度特性的多晶硅电阻制作方法，1、在硅衬底（1）的氧化硅层上，采用LPCVD工艺淀积多晶硅薄膜（3），2、在多晶硅薄膜（3）上淀积TEOS介质层（4），进行RTA快速热退火；采用炉管工艺高温退火对多晶硅再结晶；3、光刻注入注入硼杂质形成P型多晶硅电阻（3‑1）；4、光刻刻蚀P型多晶硅电阻图形（3‑1）；5、在氧化硅层及P型多晶硅电阻上淀积介质层（7）。本发明制备的多晶硅电阻，在‑55℃~+125℃温度范围内，电阻率随温度的变化呈现U型特性，转折温度约为室温25℃，从‑55℃到+125℃温度范围的电阻率温度系数为3.18 ppm/℃，接近于0ppm/℃。
-
公开(公告)号：CN117727618A
公开(公告)日：2024-03-19
申请号：CN202311560686.5
申请日：2023-11-22
Applicant: 华东光电集成器件研究所
IPC: H01L21/265 , H01L21/8234
Abstract: 本发明公开一种开环运算放大器制备方法，包括以下步骤：在基片表面生长氧化层，利用光刻技术，离子注入、推阱热扩散方式在基片内形成P‑阱区域；通过离子注入、热扩散方式在P‑阱区域内形成多个N+源漏区域；通过离子注入、热扩散方式在P‑阱区域内形成N‑沟道区域；通过离子注入、热扩散方式在N‑沟道区域和P阱区内形成P+栅区；利用CVD化学气相淀积工艺，在氧化层表面形成保护膜层；测试动态电阻并修正至目标值；利用金属溅射、光刻、刻蚀工艺，将器件N+接触区互并联形成形成铝引线及压点。本方法通过调整沟道注入剂量、深度以及栅区剂量及深度，在满足器件功耗的情况下，降低器件的导通动态电阻，进而实现电路工作点稳定以及放大系数可控。
-
Patent Agency Ranking
公开(公告)号：CN117488273A
公开(公告)日：2024-02-02
申请号：CN202311556108.4
申请日：2023-11-21
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种低粗糙度厚氮化硅薄膜的制备方法，其特征在于：（1）清洗半导体基片；（2）将清洗后的基片置于反应腔内，调整反应腔内的沉积温度和反应压力，控制沉积温度为820℃～845℃、反应压力为100mTorr～150mTorr、反应气体二氯二氢硅（DCS）和NH3的流量比为1～3：1，在半导体基底上沉积厚度300nm～500nm的氮化硅薄膜；（3）将沉积了氮化硅薄膜的半导体基片继续放置于LPCVD反应腔内，不出腔室，调整LPCVD反应腔内的退火温度为1000℃～1100℃，向反应腔内通入N2或Ar或H2，退火30min～180min。本发明优点：制得的氮化硅薄膜粗糙度达到1nm以内、折射率2.05～2.1，其应力在1000MPa以内，氮化硅厚度可达到500nm，能够满足硅基光电子器件对氮化硅薄膜的需求。
-
公开(公告)号：CN118943205A
公开(公告)日：2024-11-12
申请号：CN202410989736.X
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L29/861 , H01L29/06 , H01L27/08
Abstract: 本发明涉及一种抗浪涌二极管器件结构，属于半导体技术领域。它包括由下到上依次设置的衬底、外延层和介质层，所述外延层中设有两个纵向PN结二极管，每个纵向PN结二极管均包括在外延层中由上到下依次相连二极管一区和二极管二区，每个二极管一区上端分别与外露出介质层的第一金属电极连通、每个二极管二区下端分别与位于衬底中的埋层相连接；在每个二极管一、二区周侧还设有连接区，连接区将内外侧体硅隔离且连接区与对应的二极管一、二区不接触，每个连接区上端共同与外露出介质层的第二金属电极相连接、下端分别与埋层相连接，在每个对应的连接区和埋层的外周侧设有隔离区。本发明具有击穿电压稳定、抗浪涌能力强、击穿后导通电阻低的特点。
-
公开(公告)号：CN117727783A
公开(公告)日：2024-03-19
申请号：CN202311560690.1
申请日：2023-11-22
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种低导通电阻MOSFET器件结构，属于半导体集成电路技术领域。它包括在MOSFET器件源胞周侧的衬底外延层上设有若干个包围MOSFET器件的环形导电沟道，每个环形导电沟通均包括在衬底的外延层上依次制备的栅氧化层和多晶硅栅，在外延层中通过离子注入形成阱区结构，阱区结构中通过离子注入及推进形成器件的有源区和高掺杂区，有源区和高掺杂区相互接壤，从有源区引出金属层，在衬底背面设有漏端。本发明基于成熟的MOSFET器件结构，通过环形导电沟道结构的引入，不改变工艺制备技术，提高器件的有效宽长比，降低器件的导通电阻，进而有利于降低器件的功耗，同时保证器件的击穿电压，栅漏电等参数满足要求。
-
公开(公告)号：CN115882792A
公开(公告)日：2023-03-31
申请号：CN202211515353.6
申请日：2022-11-30
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开一种低频低噪声运算放大器器件，包括表面设有氧化层的硅片，硅片中设有一定结深的P型阱区，氧化层覆盖P型阱区，在P型阱区内设有N沟道区域，其特征在于：所述N沟道区域和P型阱区内设有P型栅区，N沟道区域内设有一组源区和漏区，P型栅区整体呈网格线状，将每个源区或漏区分隔在P型栅区划分的网格内，该组源区和漏区分别通过第一金属引线柱欧姆连接并外露氧化层，经金属导带对应连接分别形成源极和漏极，P型栅区通过第二金属引线柱欧姆连接并外露氧化层经金属导带连接形成栅极。本发明可效降低栅极漏电流，减小输入噪声电压；同时可降低源漏端与金属间的欧姆接触电阻，降低热噪声电压。
-
公开(公告)号：CN105226625A
公开(公告)日：2016-01-06
申请号：CN201510664514.1
申请日：2015-10-14
Applicant: 华东光电集成器件研究所
IPC: H02H9/04
Abstract: 本发明公开一种双路双向ESD保护电路，设于被保护集成电路的输入端，包括第一二极管、第二二极管、第三二极管与第四二极管，第一二极管与第二二极管的负极对接，第三二极管与第四二极管的负极对接，第一二极管的正极连接被保护集成电路的供电电源，第四二极管的正极接地；所述第二二极管与第三二极管的正极相连，第二二极管与第三二极管的连接端分别与外部信号的输入端以及被保护集成电路的输入端相连；每个二极管的反向击穿电压均小于被保护集成电路的击穿电压；采用二极管负极对接电路，根据外部信号的电压大小导通或截止，每一路保护电路均可提供正负双向ESD保护，无需另外引入电阻、电容等器件，可靠性高，并且结构简单、易于实现。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
