-
公开(公告)号：CN106405362B
公开(公告)日：2018-12-04
申请号：CN201610722805.6
申请日：2016-08-25
Applicant: 华东光电集成器件研究所
IPC: G01R31/26
Abstract: 本发明公开一种雪崩二极管低频参数测试装置，包括底座，底座侧部设有四个BNC接头，底座上设有固定台，固定台内嵌设有下测试探针，下测试探针与固定台相互绝缘，下测试探针顶端设有用于容纳待测雪崩二极管的卡槽、底端设有两根测试线缆，两根测试线缆另一端分别与两个BNC接头相连；测试装置还包括支撑架与支撑臂，支撑臂一端与支撑架铰接、另一端设有上测试探针，上测试探针用于和待测雪崩二极管形成配合，上测试探针尾部也设有两根测试线缆，该两根测试线缆另一端分别与另外两个BNC接头相连；从而构成对雪崩二极管的开尔文接法，BNC接头可以很方便地与各类测试仪表相连接，从而对雪崩二极管进行低频电学参数的测试。
-
公开(公告)号：CN103021843B
公开(公告)日：2015-06-17
申请号：CN201210425954.8
申请日：2012-10-31
Applicant: 华东光电集成器件研究所
IPC: H01L21/3213
Abstract: 本发明涉及一种双极集成电路放大系数工艺改进方法，包括常规工艺制作BJT与JFET相兼容的双极集成电路的基本电路的步骤、在基本电路上制作电极引线步骤、以及后续工艺整理步骤，其特征在于所述的基本电路上制作电极引线的步骤为：1、接触孔一次光刻及刻蚀；2、孔氧化；3、淀积氮化硅；4、接触孔二次光刻及孔二次刻蚀，5、溅射纯铝，6、光刻刻蚀形成电极引线（25）及压焊点。本发明且具有如下优点：（1）能有效的释放氮化硅介质膜的应力，使其与此类双极电路的特性相匹配；（2）有效预防PNP管放大系数的衰减，稳定PNP管放大系数；（3）技术途径易于实现。
-
公开(公告)号：CN102130053A
公开(公告)日：2011-07-20
申请号：CN201010571942.7
申请日：2010-12-03
Applicant: 华东光电集成器件研究所
IPC: H01L21/8232 , H01L21/761 , H01L21/337
Abstract: 本发明涉及一种N沟道JFET集成放大器的制造方法，其制造方法包括在Si片上制作单一的具有P+隔离区的步骤，以及在该P+隔离区内制作栅、源、漏极的步骤，其特征在于：在Si片上制作出两个以上独立的P+隔离区，在每个P+隔离区外围再制作一个N+隔离区，然后在每个P+隔离区内制作栅、源、漏极。本发明采用了集成化的N沟道JFET设计，在制造方法上通过制造出的N+隔离区、P+隔离区的双隔技术，具有如下优点：(1)采用了双隔离技术，彻底消除了电路漏电的可能，消除了各个独立工作单元之间的相互串扰。(2)实现了N沟JFET放大器的集成化。(3)缩小了集成电路所占有的空间，更大程度上保证了电路的温度性能，减小了噪声，其作为输入极的集成运放具有更高的速度和更宽的带宽以及更高的输入阻抗，提高了极限频率，保证了较小的功耗，加强了抗辐照的能力。
-
公开(公告)号：CN112271187B
公开(公告)日：2023-10-27
申请号：CN202011026600.7
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L27/146 , H01L27/148
Abstract: 本发明涉及一种背照式EMCCD背面结构及其制作方法，高阻外延硅层（8）背面设有P+层（13），并蒸镀一层增透膜（14）；在P+层（13）上制有硼离子注入的P+电极接触区（15b），EMCCD背面设有金属化电极（16），金属化电极与P+电极接触区接触；增透膜、P+层、高阻外延硅层的两侧，露出EMCCD正面金属引线电极（6）。本发明制作的金属化电极与P+电极接触区形成金属化欧姆接触电极，在EMCCD存储区、水平移位寄存器及倍增寄存器背面引入低阻通道，解决了背照式EMCCD低阻衬底去除后，毫米级面阵MOS单元在正面多晶硅栅电极时钟脉冲驱动下电荷转移效率降低的问题，从而提高器件探测灵敏度，同时工艺易于实现，兼容性高。
-
公开(公告)号：CN112271187A
公开(公告)日：2021-01-26
申请号：CN202011026600.7
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L27/146 , H01L27/148
Abstract: 本发明涉及一种背照式EMCCD背面结构及其制作方法，高阻外延硅层（8）背面设有P+层（13），并蒸镀一层增透膜（14）；在P+层（13）上制有硼离子注入的P+电极接触区（15b），EMCCD背面设有金属化电极（16），金属化电极与P+电极接触区接触；增透膜、P+层、高阻外延硅层的两侧，露出EMCCD正面金属引线电极（6）。本发明制作的金属化电极与P+电极接触区形成金属化欧姆接触电极，在EMCCD存储区、水平移位寄存器及倍增寄存器背面引入低阻通道，解决了背照式EMCCD低阻衬底去除后，毫米级面阵MOS单元在正面多晶硅栅电极时钟脉冲驱动下电荷转移效率降低的问题，从而提高器件探测灵敏度，同时工艺易于实现，兼容性高。
-
Patent Agency Ranking
公开(公告)号：CN104198909B
公开(公告)日：2016-11-23
申请号：CN201410465727.7
申请日：2014-09-15
Applicant: 华东光电集成器件研究所
IPC: G01R31/26
Abstract: 本发明公开一种台面雪崩二极管管芯面积的测量方法，包含以下步骤：a）将台面雪崩二级管构成反向工作电气回路，并在回路中串联电流表，台面雪崩二极管的两端分别并联电压表与电容表；b）确定台面雪崩二极管的反向击穿电压VB；c）对台面雪崩二极管施加不同的反向工作电压；d）读取反向工作电压为Vn时的电容值Cn；e）重复步骤c，读取反向工作电压为Vn+1时的电容值Cn+1；f）根据公式计算台面雪崩二极管管芯面积，由于台面雪崩二极管在反向工作状态下，耗尽层势垒电容可用一定面积耗尽层内的电荷增量与反向偏压变化量的比值来表示，所以根据公式就可以进一步计算出台面雪崩二极管管芯的有源层面积，此方法测量准确，能够消除人为因素带来的误差。
-
公开(公告)号：CN105186481A
公开(公告)日：2015-12-23
申请号：CN201510664537.2
申请日：2015-10-14
Applicant: 华东光电集成器件研究所
IPC: H02H9/04
Abstract: 本发明公开一种用于微波固态控制电路电压控制端的静电泄放电路，包括ESD瞬态电压抑制器、第一二极管、第二二极管与电阻；第一二极管的负极作为所述静电泄放电路的输入端；所述ESD瞬态电压抑制器的负极与第二二极管的负极相连，ESD瞬态电压抑制器的正极与第一二极管的正极相连后接地；第二二极管的正极分别连接第一二极管的负极与电阻的一端，电阻的另一端作为所述静电泄放电路的输出端；所述静电泄放电路的输出端连接微波固态控制电路电压控制端；本静电泄放电路能迅速把静电钳置在-0.8V～7.8V之间，从而对微波固态控制电路电压控制端起到保护的作用，另外本泄放电路在非工作状态下，表现为小电容，并联在控制端与地端，避免TTL输入信号的完整性受到影响。
-
公开(公告)号：CN103531510A
公开(公告)日：2014-01-22
申请号：CN201310505350.9
申请日：2013-10-24
Applicant: 华东光电集成器件研究所
IPC: H01L21/68 , H01L23/544 , G03F9/00
CPC classification number: H01L23/544 , H01L21/682
Abstract: 本发明涉及一种半导体电路P+外延图形的转移对准光刻方法，包括以下步骤：(1)在双面光刻机对硅片正面用Ⅰ号掩膜版光刻电路图形及对准标记a；(2)将正面光刻的图形中进行砷注入，形成N＋图形及对准标记a；(3)用Ⅱ号掩膜版在硅片1的背面光刻对准标记b；（4）在硅片正面生长P-外延层；（5）将硅片1背面的对准标记b与Ⅲ号掩膜版对准标记对准，用Ⅲ号掩膜版在P-外延层上光刻电路图形。本发明的优点在于：通过将硅片正面对准符号转移到背面的技术，以背面对准符号作为前步图形套刻的参考点，解决P+埋层外延图形漂移的对准问题，套刻精度能达到2.5µm。
-
公开(公告)号：CN112271229A
公开(公告)日：2021-01-26
申请号：CN202011024275.0
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L31/105 , H01L29/868 , H01L31/02 , H01L31/0224
Abstract: 本发明公开一种硅基背照PIN器件结构，包括基片，基片正面边缘注入有P+离子层，基片正面沉积有外延层，外延层表面设有氧化层；外延层设有与P+离子层相对应的P阱；外延层还设有N+保护环，P+隔离区以及N‑光敏区；氧化层上形成四象限分布的四个N‑光敏区，氧化层还设有实现器件结构自连与互连的Al引线；所述基片背面设有抗反射膜，抗反射膜外表面设有对背面光敏区进行四象限隔离的Al金属层；该PIN器件结构组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。
-
公开(公告)号：CN106449740A
公开(公告)日：2017-02-22
申请号：CN201610715458.4
申请日：2016-08-25
Applicant: 华东光电集成器件研究所
IPC: H01L29/732 , H01L29/06 , H01L21/331
CPC classification number: H01L29/732 , H01L29/0684 , H01L29/66234 , H01L29/66272
Abstract: 本发明公开一种自由集电极纵向PNP管，包括P型衬底，P型衬底中心设有N-阱，N-阱外侧的P型衬底上设有外P+埋层，N-阱中心设有内P+埋层，P型衬底上方覆盖有N-外延层，N-外延层由外向内嵌有外P+隔离区、N+隔离区与内P+隔离区，外P+隔离区、N+隔离区与内P+隔离区间隔设置，外P+隔离区的底部与外P+埋层的顶部相接，N+隔离区的底部与N-阱的顶部相接；内P+隔离区的底部与内P+埋层的顶部相接；N-外延层中心还设有N-基区，N-基区上设有N+基区，N-基区中心设有P+发射区；发射极与N-阱通过深磷短接，接器件工作电压，使N-阱与P型衬底、内P+埋层形成的PN结构处于反偏状态，实现器件纵向集电自由，克服了传统纵向PNP管集电极必须固定在最低电位的缺点。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.028 seconds)
