-
公开(公告)号：CN103021843A
公开(公告)日：2013-04-03
申请号：CN201210425954.8
申请日：2012-10-31
Applicant: 华东光电集成器件研究所
IPC: H01L21/3213
Abstract: 本发明涉及一种双极集成电路放大系数工艺改进方法，包括常规工艺制作BJT与JFET相兼容的双极集成电路的基本电路的步骤、在基本电路上制作电极引线步骤、以及后续工艺整理步骤，其特征在于所述的基本电路上制作电极引线的步骤为：1、接触孔一次光刻及刻蚀；2、孔氧化；3、淀积氮化硅；4、接触孔二次光刻及孔二次刻蚀，5、溅射纯铝，6、光刻刻蚀形成电极引线（25）及压焊点。本发明且具有如下优点：（1）能有效的释放氮化硅介质膜的应力，使其与此类双极电路的特性相匹配；（2）有效预防PNP管放大系数的衰减，稳定PNP管放大系数；（3）技术途径易于实现。
-
公开(公告)号：CN117488273A
公开(公告)日：2024-02-02
申请号：CN202311556108.4
申请日：2023-11-21
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种低粗糙度厚氮化硅薄膜的制备方法，其特征在于：（1）清洗半导体基片；（2）将清洗后的基片置于反应腔内，调整反应腔内的沉积温度和反应压力，控制沉积温度为820℃～845℃、反应压力为100mTorr～150mTorr、反应气体二氯二氢硅（DCS）和NH3的流量比为1～3：1，在半导体基底上沉积厚度300nm～500nm的氮化硅薄膜；（3）将沉积了氮化硅薄膜的半导体基片继续放置于LPCVD反应腔内，不出腔室，调整LPCVD反应腔内的退火温度为1000℃～1100℃，向反应腔内通入N2或Ar或H2，退火30min～180min。本发明优点：制得的氮化硅薄膜粗糙度达到1nm以内、折射率2.05～2.1，其应力在1000MPa以内，氮化硅厚度可达到500nm，能够满足硅基光电子器件对氮化硅薄膜的需求。
-
公开(公告)号：CN114141675A
公开(公告)日：2022-03-04
申请号：CN202111479845.X
申请日：2021-12-07
Applicant: 华东光电集成器件研究所
IPC: H01L21/673 , C23C16/458
Abstract: 本发明涉及一种适用不同厚度晶圆的石英舟，包括一对上槽棒（1）和一对下槽棒（2），上、下槽棒相互平行且上槽棒位于下槽棒上侧，两下槽棒之间连接一组石英板（3），两下槽棒外侧通过石英板分别与上槽棒连接，上、下槽棒上分别均布一组V型槽（4），上槽棒的V型槽位置与下槽棒的V型槽位置相互对应，均处在同一截面，所述上槽棒上的V型槽槽底连通有第一I型槽（5），所述下槽棒上的V型槽槽底连通有第二I型槽（6），第一I型槽槽宽为0.8‑1.1mm，第二I型槽槽宽为0.4‑0.7mm。本发明适用不同厚度、相同直径晶圆，能够防止晶圆倾斜过大，提高片间均匀性，满足生产工艺要求，方便采用晶圆自动导片机进行自动化作业。
-
公开(公告)号：CN112271160A
公开(公告)日：2021-01-26
申请号：CN202011026810.6
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01L21/763 , H01L21/762
Abstract: 本发明公开一种低应力多晶硅半介质隔离槽的制备方法，包括以下步骤：取P型硅晶圆片作为基片，清洗基片，去除基片表面污垢；在基片顶面生长氧化层；在氧化层顶面生长氮化硅薄膜，氮化硅薄膜与氧化层共同作为介质层；通过光刻工艺在介质层制备隔离槽图形，腐蚀隔离槽图形区域的介质层；对隔离槽图形区域的基片进行刻蚀，形成隔离槽；在隔离槽的底面与侧壁生长二氧化硅氧化层；在隔离槽内进行多晶硅填充，并进行退火处理，去除多晶硅内部应力；通过CMP工艺，抛光去除氮化硅薄膜表面的多晶硅；采用湿法腐蚀去除介质层，得到所述低应力多晶硅半介质隔离槽；该方法突了SOI全介质隔离槽工艺复杂性，易实现隔离功能，且成本低，易于推广应用。
-
Patent Agency Ranking
公开(公告)号：CN103021843B
公开(公告)日：2015-06-17
申请号：CN201210425954.8
申请日：2012-10-31
Applicant: 华东光电集成器件研究所
IPC: H01L21/3213
Abstract: 本发明涉及一种双极集成电路放大系数工艺改进方法，包括常规工艺制作BJT与JFET相兼容的双极集成电路的基本电路的步骤、在基本电路上制作电极引线步骤、以及后续工艺整理步骤，其特征在于所述的基本电路上制作电极引线的步骤为：1、接触孔一次光刻及刻蚀；2、孔氧化；3、淀积氮化硅；4、接触孔二次光刻及孔二次刻蚀，5、溅射纯铝，6、光刻刻蚀形成电极引线（25）及压焊点。本发明且具有如下优点：（1）能有效的释放氮化硅介质膜的应力，使其与此类双极电路的特性相匹配；（2）有效预防PNP管放大系数的衰减，稳定PNP管放大系数；（3）技术途径易于实现。
-
公开(公告)号：CN118943205A
公开(公告)日：2024-11-12
申请号：CN202410989736.X
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L29/861 , H01L29/06 , H01L27/08
Abstract: 本发明涉及一种抗浪涌二极管器件结构，属于半导体技术领域。它包括由下到上依次设置的衬底、外延层和介质层，所述外延层中设有两个纵向PN结二极管，每个纵向PN结二极管均包括在外延层中由上到下依次相连二极管一区和二极管二区，每个二极管一区上端分别与外露出介质层的第一金属电极连通、每个二极管二区下端分别与位于衬底中的埋层相连接；在每个二极管一、二区周侧还设有连接区，连接区将内外侧体硅隔离且连接区与对应的二极管一、二区不接触，每个连接区上端共同与外露出介质层的第二金属电极相连接、下端分别与埋层相连接，在每个对应的连接区和埋层的外周侧设有隔离区。本发明具有击穿电压稳定、抗浪涌能力强、击穿后导通电阻低的特点。
-
公开(公告)号：CN105226625A
公开(公告)日：2016-01-06
申请号：CN201510664514.1
申请日：2015-10-14
Applicant: 华东光电集成器件研究所
IPC: H02H9/04
Abstract: 本发明公开一种双路双向ESD保护电路，设于被保护集成电路的输入端，包括第一二极管、第二二极管、第三二极管与第四二极管，第一二极管与第二二极管的负极对接，第三二极管与第四二极管的负极对接，第一二极管的正极连接被保护集成电路的供电电源，第四二极管的正极接地；所述第二二极管与第三二极管的正极相连，第二二极管与第三二极管的连接端分别与外部信号的输入端以及被保护集成电路的输入端相连；每个二极管的反向击穿电压均小于被保护集成电路的击穿电压；采用二极管负极对接电路，根据外部信号的电压大小导通或截止，每一路保护电路均可提供正负双向ESD保护，无需另外引入电阻、电容等器件，可靠性高，并且结构简单、易于实现。
-
公开(公告)号：CN119545814A
公开(公告)日：2025-02-28
申请号：CN202411486802.8
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
IPC: H10D1/47
Abstract: 本发明涉及一种U型电阻率温度特性的多晶硅电阻制作方法，1、在硅衬底（1）的氧化硅层上，采用LPCVD工艺淀积多晶硅薄膜（3），2、在多晶硅薄膜（3）上淀积TEOS介质层（4），进行RTA快速热退火；采用炉管工艺高温退火对多晶硅再结晶；3、光刻注入注入硼杂质形成P型多晶硅电阻（3‑1）；4、光刻刻蚀P型多晶硅电阻图形（3‑1）；5、在氧化硅层及P型多晶硅电阻上淀积介质层（7）。本发明制备的多晶硅电阻，在‑55℃~+125℃温度范围内，电阻率随温度的变化呈现U型特性，转折温度约为室温25℃，从‑55℃到+125℃温度范围的电阻率温度系数为3.18 ppm/℃，接近于0ppm/℃。
-
公开(公告)号：CN104988504A
公开(公告)日：2015-10-21
申请号：CN201510366191.8
申请日：2015-06-29
Applicant: 华东光电集成器件研究所
IPC: C23F1/24
Abstract: 本发明涉及集成电路制造领域中的一种P+/P-高选择比的硅膜腐蚀溶液，其特征在于使用MOS级氢氟酸溶液、硝酸溶液和冰乙酸溶液组成混合溶液，上述三种溶液溶质的量浓度分别为40%、70%和99%，混合溶液中氢氟酸溶液、硝酸溶液、冰乙酸溶液的体积比为x：1：y，其中x大于2.4、小于4；y大于4、小于10。与现有技术相比，本发明的有益效果：本发明通过研究硅膜腐蚀的反应原理，找到了硅膜腐蚀化学反应中反应物的作用。这种混合溶液对P+的腐蚀速率远大于P-的腐蚀速率，最大腐蚀速率选择比达到350：1，满足P+/ P-自停止腐蚀的工艺要求。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.042 seconds)
