公开(公告)号：CN118943205A

公开(公告)日：2024-11-12

申请号：CN202410989736.X

申请日：2024-07-23

Applicant: 华东光电集成器件研究所

Inventor： 高博 ,  张海峰 ,  朱小燕 ,  刘垚 ,  朱纪洋 ,  刘中梦雪

IPC: H01L29/861 ,  H01L29/06 ,  H01L27/08

Abstract: 本发明涉及一种抗浪涌二极管器件结构，属于半导体技术领域。它包括由下到上依次设置的衬底、外延层和介质层，所述外延层中设有两个纵向PN结二极管，每个纵向PN结二极管均包括在外延层中由上到下依次相连二极管一区和二极管二区，每个二极管一区上端分别与外露出介质层的第一金属电极连通、每个二极管二区下端分别与位于衬底中的埋层相连接；在每个二极管一、二区周侧还设有连接区，连接区将内外侧体硅隔离且连接区与对应的二极管一、二区不接触，每个连接区上端共同与外露出介质层的第二金属电极相连接、下端分别与埋层相连接，在每个对应的连接区和埋层的外周侧设有隔离区。本发明具有击穿电压稳定、抗浪涌能力强、击穿后导通电阻低的特点。

公开(公告)号：CN117558729A

公开(公告)日：2024-02-13

申请号：CN202311101991.8

申请日：2023-08-30

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  丁继洪 ,  赵建强 ,  于洪洲 ,  刘垚 ,  温煌秀

IPC: H01L27/088 ,  H01L27/098

Abstract: 本发明涉及一种JFET与MOSFET兼容的半导体器件结构，在N型衬底（1）上设置P+埋层（3）及N外延（2），一侧N外延中设置P阱（4）、P+隔离区（5）和N型NLDD轻掺杂区（13），一个轻掺杂区设有N型源区（17）、另一个设有N型漏区（18），P阱中设有P阱接触区（11），另一侧N型衬底设置P+埋层（3）及N外延（2），N外延内设有P+隔离区（20）以及P型沟道区（14），P型沟道区内设有两个源漏区（15）、顶栅区（16）和背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6）。本发明充分抑制消除寄生NPN管对电路功能的影响，具有双向监测特性，能够实现电流双向监测控制。