公开(公告)号：CN117198998A

公开(公告)日：2023-12-08

申请号：CN202311106467.X

申请日：2023-08-30

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  赵建强 ,  宋宁 ,  孙廷军 ,  温煌秀 ,  于洪洲

IPC: H01L21/8232 ,  G01R19/00

Abstract: 本发明涉及一种基于JFET器件的电流监测单元集成电路制造方法，在硅衬底（1）上生长硅外延层（4），硅外延层的一侧设有P型埋层（3）、另一侧设有P沟道区（16）；P型埋层中设有P阱（5）、P型场区（8）、NLDD2区（13）、轻掺杂区域NLDD1区（14）、PSUB区域（15），P沟道区中设有栅区（17）、源漏区（18）；二氧化硅层设有金属互联结构（19）与对应的器件连接。本发明在NMOSFET、PJFET器件下方均加工有P埋层，P阱的同阶段形成P隔离环，P埋层与P隔离环共同包围有源器件NMOSFET、PJFET，充分抑制寄生NPN管效应，消除寄生NPN管对电路功能的影响。

公开(公告)号：CN119545813A

公开(公告)日：2025-02-28

申请号：CN202411486801.3

申请日：2024-10-23

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  赵建强 ,  徐鹏 ,  朱纪洋 ,  刘中梦雪 ,  温煌秀

IPC: H10D1/47 ,  H10D10/01 ,  H10D10/40

Abstract: 本发明涉及一种与多晶硅发射极工艺兼容的低温度系数多晶硅电阻制备方法，1、外延片（4）上向外延基区注入硼离子，淀积多晶硅薄膜；2、多晶硅薄膜上淀积介质层（9），向多晶硅薄膜注入砷杂质形成多晶硅发射区（11）；3、注入磷杂质和硼杂质形成多晶硅电阻（13）和多晶硅电阻（14），4、光刻多晶硅层形成多晶硅发射极（12）、多晶硅电阻（13）、多晶硅电阻（14）；5、淀积PSG介质层（15），刻蚀出对应的接触孔淀积金属，刻蚀形成金属引线（16）。本发明实现了多晶硅发射极NPN晶体管与N型多晶硅电阻、P型低温度系数的多晶硅电阻工艺集成，P型多晶硅电阻在‑55℃~+125℃温度范围内，电阻率温度系数为3.18 ppm/℃。

公开(公告)号：CN117558729A

公开(公告)日：2024-02-13

申请号：CN202311101991.8

申请日：2023-08-30

Applicant: 华东光电集成器件研究所

Inventor： 朱小燕 ,  丁继洪 ,  赵建强 ,  于洪洲 ,  刘垚 ,  温煌秀

IPC: H01L27/088 ,  H01L27/098

Abstract: 本发明涉及一种JFET与MOSFET兼容的半导体器件结构，在N型衬底（1）上设置P+埋层（3）及N外延（2），一侧N外延中设置P阱（4）、P+隔离区（5）和N型NLDD轻掺杂区（13），一个轻掺杂区设有N型源区（17）、另一个设有N型漏区（18），P阱中设有P阱接触区（11），另一侧N型衬底设置P+埋层（3）及N外延（2），N外延内设有P+隔离区（20）以及P型沟道区（14），P型沟道区内设有两个源漏区（15）、顶栅区（16）和背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6）。本发明充分抑制消除寄生NPN管对电路功能的影响，具有双向监测特性，能够实现电流双向监测控制。